学位论文 > 优秀研究生学位论文题录展示

基于FPGA的高速数据传输及存储系统设计与实现

作　者: 周玉龙
导　师: 田忠
学　校: 电子科技大学
专　业: 电路与系统
关键词: SAR回波模拟器 USB总线 RS232总线 SDRAM SATA FPGA
分类号: TN919.6
类　型: 硕士论文
年　份: 2010年
下　载: 516次
引　用: 2次
阅　读: 论文下载

内容摘要

合成孔径雷达是一种高分辨率的成像雷达,具有全天时、全天候、远距离的工作能力。随着雷达功能越来越复杂,回波数据量要求也越来越大,传统的回波模拟器在回波数据速率和存储容量方面具有一定的局限性,本文正是在回波数据传输速率和系统存储容量两方面进行了研究。在传统的实现方法上,大量的工程采用多片高速DSP并联的方式实现回波模拟器,但是,近几年随着集成电路和可编程器件的快速发展,使得FPGA在处理速度、硬件资源和灵活性方面,比DSP更有优越性。基于FPGA的这种优势,本文提出了“PC机+FPGA”的体系结构,采用SATA硬盘和大容量高速缓存SDRAM来对回波数据进行缓存,不但解决了存储容量问题,而且也解决了速率问题。本文设计的SAR回波模拟器总共包括SAR1m、SAR5m、DBS1m和HM3m四种工作模式。在PC机上预先生成回波数据,并通过USB总线接口将回波数据传输到回波模拟器控制器,并缓存到SATA硬盘中,之后,SATA控制器端便充当了“主机”的角色,在进行回波数据回放时,采用FPGA芯片作为主芯片来实现对工作模式命令的解析和回波数据的缓存处理工作。使用SATA硬盘来对回波数据进行缓存,使用大容量高速缓存SDRAM“乒乓”读写SATA硬盘,然后根据解析出的工作模式读取对应的回波数据并“乒乓”缓存到两块DDR2中,待检测到成像板发送来的触发信号后,便以250MHz的频率,24位的数据宽度不间断的进行回波数据回放,本文主要完成的工作具体如下:首先,对SAR回波模拟器的技术研究背景进行了简单的介绍,并对其现实意义作了介绍。其次,根据系统的要求及技术指标,对SAR回波模拟器控制器的总体方案进行设计,并对提出方案的可行性进行论证。再次,根据提出的方案完成SAR回波模拟器控制器的硬件设计,主要包括芯片选型和硬件电路设计等。最后,根据系统的要求,完成FPGA程序设计,在FPGA上实现回波数据回放工作,主要包括FPGA和USB总线接口模块的设计、FPGA和RS232总线接口模块的设计,RS232协议的实现、SDRAM控制器模块的设计、SDRAM和SATA硬盘之间“乒乓”操作模块的设计和命令解析模块的设计。研究利用大容量高速SDRAM对回波数据进行“乒乓”缓存的实现方法,最后给出回波数据回放整个过程的时序仿真设计。

基于FPGA的高速数据传输及存储系统设计与实现

内容摘要

全文目录

相似论文