学位论文 > 优秀研究生学位论文题录展示

14bit，128MHz连续时间低功耗Sigma-Delta调制器的研究与设计

作　者: 叶天凤
导　师: 洪志良
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: 模数转换器连续时间Sigma-Delta调制器有源无源积分器 DEM DWA
分类号: TN761
类　型: 硕士论文
年　份: 2010年
下　载: 175次
引　用: 0次
阅　读: 论文下载

内容摘要

随着无线通讯领域的飞速发展,在各类接收机中,模数转换器作为连接射频、模拟模块和数字基带的桥梁,其性能对整体系统的性能至关重要。在20MHz信号带宽以下,相对高精度的要求下,过采样型的Sigma-Delta模数转换器相比于奈奎斯特型的模数转换器有着一定的优势。特别是近年来对连续时间Sigma-Delta模数转换器的研究,因为其相对于离散时间架构在功耗上的优势而成为了一个研究热点。本论文以1MHz信号带宽、14bit精度的连续时间Sigma-Delta调制器为研究对象,针对低功耗的设计目标,完成了连续型Sigma-Delta调制器的相关技术研究,并完成电路设计且成功流片、测试。本论文对连续型Sigma-Delta调制器的一些劣势作了分析研究,并研究了一些技术加以克服,设计了一个5阶3bit的调制器系统。对于Excess Loop Delay的问题,通过额外增加一个直接反馈给量化器的DAC,并适当修改系统传递函数来克服；对于时钟抖动的问题,使用了多位量化,并尽可能简化时序,降低时钟的复杂性来减少噪声源；而对于积分常数对工艺和温度的偏差,使用了可调的电容阵列保证系统的稳定。针对低功耗要求,采用了前馈的系统架构,使用了有源和无源积分器相结合的环路滤波器,并省去了量化器前的求和器以节省功耗。另外,由于使用了多位量化,所以采用了DWA算法提高多为反馈DAC的线性度。最后芯片使用0.18um CMOS工艺流片,测试结果达到了84dB的动态范围、79.5dB的SNR和78dB的SNDR,功耗为9mW, FOM值达到了0.58pJ/conv,核心面积为0.43mm2。测试过程中发现了传统DWA算法的问题,于是进一步对DWA的改进算法做了研究。

全文目录

摘要  4-5
Abstract  5-6
第一章绪论  6-8
  1.1 论文的研究背景及意义  6
  1.2 论文的主要工作  6-7
  1.3 论文的结构安排  7-8
第二章过采样Sigma-Delta调制器的回顾  8-20
  2.1 过采样Sigma-Delta调制器的基本原理  8-13
  2.2 过采样Sigma-Delta调制器的几种常用结构  13-16
  2.3 离散时间和连续时间Sigma-Delta调制器的优缺点分析  16-20
第三章 Sigma-Delta调制器中的多比特DAC  20-25
  3.1 Sigma-Delta调制器中多比特DAC的非线性问题与解决方法  20-21
  3.2 DWA算法及存在的问题  21-23
  3.3 DWA算法的改进  23-25
第四章一种连续型宽频低功耗高精度Sigma-Delta调制器的设计实例  25-62
  4.1 系统级设计  25-35
    4.1.1 离散型到连续型架构的转换  25-26
    4.1.2 系统参数与拓扑结构的选择  26-30
    4.1.3 低功耗设计技术  30-34
    4.1.4 环路滤波器系数的求解  34-35
  4.2 电路级设计  35-59
    4.2.1 环路滤波器设计  35-36
    4.2.2 RC有源积分器设计  36-42
    4.2.3 Gm-C有源积分器设计  42-46
    4.2.4 多位量化器设计  46-47
    4.2.5 采用DWA算法的多位DAC设计  47-57
    4.2.6 时钟电路  57-58
    4.2.7 输出接口电路  58
    4.2.8 积分常数的可调电路  58-59
  4.3 版图设计  59-62
第五章芯片测试方法与测试结果  62-68
  5.1 测试方法  62-63
  5.2 测试结果与比较  63-68
第六章总结与未来工作的展望  68-69
  6.1 总结  68
  6.2 未来工作展望  68-69
参考文献  69-72
致谢  72-73

14bit，128MHz连续时间低功耗Sigma-Delta调制器的研究与设计

内容摘要

全文目录

相似论文