学位论文 > 优秀研究生学位论文题录展示

双通道高速数据采集卡的研制

作　者: 单光兴
导　师: 刘旺
学　校: 哈尔滨工业大学
专　业: 仪器科学与技术
关键词: 高速数据采集 FPGA DDR2SDRAM PCI9054
分类号: TP274.2
类　型: 硕士论文
年　份: 2012年
下　载: 167次
引　用: 0次
阅　读: 论文下载

内容摘要

随着计算机和微电子技术的发展，雷达、通信等众多应用领域对于数据采集系统提出了更高的要求，数据采集正在向着多通道、高采样率、高分辨率、大容量存储和高速传输速率方向快速发展。本文根据当前国内外的研究现状，研制了基于PCI总线的双通道高速数据采集卡，可实现双通道采样率1GSa/s，单通道采样率2GSa/s，8位分辨率以及2GB高速数据缓存。在硬件电路设计中，首先，根据技术指标要求，提出了一种双通道高速数据采集卡的总体方案，并对方案中用到的核心器件进行对比选型。其次，采用模块化设计的思想，将整个数据采集卡分为以下几个组成模块：高速数据采集模块、高速数据缓存模块、通信模块、控制器和电源系统模块，并对各模块展开详细的设计。高速数据采集模块包括ADC前端输入电路、ADC电路和ADC高速时钟电路三个组成部分，其中前端输入电路对于输入的待测信号进行调理，使其满足ADC输入信号的要求，高速时钟电路给ADC提供高质量、低抖动的采样时钟。高速数据缓存模块采用DDR2SDRAM内存条作为大容量的数据缓存器，缓存深度为2GB，数据带宽达4.272GB/s，可满足本设计中数据的实时缓存。通信模块为PCI接口，采用专用接口芯片PCI9054实现数据采集卡与上位机的通信，支持DMA数据传输。采用高性能的FPGA作为主控制器，实现各模块的控制。电源系统模块根据各部分对电压和功率的要求，提供准确、低噪声的电源。最后，印制电路板（PCB）采用Cadence公司的Allegro软件进行设计，并对电路板中的关键信号网络进行仿真分析，确保设计的可靠性。在逻辑设计中，将整个逻辑分为以下几个组成部分：高速数据接收模块、高速数据缓存模块、通信模块以及数据采集控制模块。数据采集控制模块包括ADC的扩展控制和高速时钟的配置。在本文最后一章中给出了双通道高速数据采集卡的测试结果和性能分析。测试结果表明，该数据采集卡满足设计的要求，并且具有较高的性能。

全文目录

摘要  4-5
Abstract  5-10
第1章绪论  10-15
  1.1 研究的目的和意义  10-11
  1.2 国内外相关技术的研究现状  11-14
    1.2.1 高速数据采集的研究现状  11-13
    1.2.2 高速数据缓存的研究现状  13-14
  1.3 主要研究内容  14
  1.4 本论文的结构  14-15
第2章总体方案设计  15-25
  2.1 引言  15
  2.2 方案设计  15-19
    2.2.1 高速数据采集系统的组成  15-17
    2.2.2 技术指标  17
    2.2.3 数据采集方案分析  17-18
    2.2.4 总体方案  18-19
  2.3 核心器件选型和介绍  19-24
    2.3.1 ADC 介绍  19-21
    2.3.2 FPGA 选型  21-23
    2.3.3 高速数据缓存选型  23-24
  2.4 本章小结  24-25
第3章硬件电路设计  25-52
  3.1 引言  25
  3.2 总体硬件电路  25-26
  3.3 高速数据采集模块  26-32
    3.3.1 ADC 电路设计  26-28
    3.3.2 ADC 前端输入设计  28-29
    3.3.3 ADC 输入时钟设计  29-32
  3.4 高速数据缓存模块  32-34
    3.4.1 接口信号  32-34
    3.4.2 接口设计  34
  3.5 通信模块  34-35
  3.6 控制器  35-38
    3.6.1 FPGA 配置  35-37
    3.6.2 I/O 引脚分配  37-38
  3.7 电源系统模块  38-43
    3.7.1 电源需求分析  38-40
    3.7.2 电源系统设计  40-43
  3.8 PCB 设计  43-48
    3.8.1 PCB 设计流程  44
    3.8.2 器件布局  44-45
    3.8.3 电路板参数设置  45-46
    3.8.4 布线  46-48
  3.9 关键信号仿真  48-51
    3.9.1 ADC 数据传输部分  49-50
    3.9.2 高速缓存部分仿真  50-51
  3.10 本章小结  51-52
第4章逻辑设计与仿真验证  52-65
  4.1 引言  52
  4.2 Qsys 简介  52-53
  4.3 逻辑总体框架  53-54
  4.4 数据采集控制模块  54-59
    4.4.1 ADC 扩展模式配置  54-56
    4.4.2 ADC 输入时钟配置  56-59
  4.5 高速数据接收模块  59-61
    4.5.1 动态相位对准电路（DPA）  59-60
    4.5.2 LVDS 接收模块  60-61
  4.6 高速缓存模块  61-64
    4.6.1 DDR2 控制模块  61-62
    4.6.2 DDR2 写逻辑设计  62-63
    4.6.3 DDR2 读逻辑设计  63-64
  4.7 本章小结  64-65
第5章测试结果及性能分析  65-81
  5.1 引言  65
  5.2 硬件测试  65-66
    5.2.1 硬件测试平台  65-66
    5.2.2 硬件电路检测  66
  5.3 功能测试  66-70
    5.3.1 高速缓存功能测试  66-67
    5.3.2 接口通信功能测试  67
    5.3.3 数据采集功能测试  67-68
    5.3.4 系统带宽测试  68-70
  5.4 性能测试  70-80
    5.4.1 动态参数的定义  70-71
    5.4.2 动态参数的测试方法  71
    5.4.3 THD 和 SFDR 测试  71-75
    5.4.4 SINAD 测试  75-79
    5.4.5 ENOB 测试  79-80
  5.5 本章小结  80-81
结论  81-83
参考文献  83-87
附录双通道高速数据采集卡实物图  87-89
致谢  89

双通道高速数据采集卡的研制

内容摘要

全文目录

相似论文