学位论文 > 优秀研究生学位论文题录展示

JPEG XR编码器研究及其FPGA实现

作　者: 胡小开
导　师: 任广辉
学　校: 哈尔滨工业大学
专　业: 信息与通信工程
关键词: JPEG XR编码器 重叠双正交变换 自适应熵编码 流水线
分类号: TN919.81
类　型: 硕士论文
年　份: 2011年
下　载: 36次
引　用: 0次
阅　读: 论文下载
 

内容摘要


JPEG XR标准是新一代静态图像压缩标准,其原型来自于微软公司发布的HD Photo标准,采用先进的图像压缩技术,以简单的算法提供了较高的压缩性能。与JPEG标准相比,JPEG XR标准克服了在低码率下方块效应问题,能提供更好的图像质量,并且JPEG XR标准采用了优化算法,计算复杂度较于JPEG2000标准明显减小,易于硬件实现。因此,对JPEG XR标准算法研究及FPGA实现具有重要意义。本文首先对JPEG XR标准算法进行研究,主要研究其编码过程,可分为色彩变换、重叠双正交变换、量化、预测编码和自适应熵编码5个模块。分别分析了JPEG XR编码过程中数据结构和编码过程中各模块算法,包括其算法原理和算法流程。随后分别对各模块进行FPGA(Field Programmable Gate Array,现场可编程门阵列)实现,编写各模块的VHDL代码,并且仿真验证其功能,其中色彩变换模块、重叠双正交模块和量化模块均采用流水线实现。最后,规划了整个JPEG XR编码器系统结构,系统顶层可分为四级流水线,其中第一级流水线包含色彩变换模块和前置滤波模块,第二级流水线包含前向核心变换模块和量化模块,第三级流水线包含预测编码模块,第四级流水线包含自适应熵编码模块,经过仿真验证,在流水线控制下,JPEG XR编码器的编码速度能达到0.397像素/时钟,超过了现有编码器的编码速度,在50MHz时钟频率下能实现对大小为512×512图像75.8帧/秒的高速压缩,并且压缩得到的图像能正常解码显示。通过软件综合后,JPEG XR编码器占用35753个逻辑单元和10KB的内存资源,并且能在最高时钟频率82.57MHz下执行编码。

全文目录


摘要  3-4
Abstract  4-7
第1章 绪论  7-14
  1.1 课题背景及研究的目的和意义  7-9
  1.2 JPEG XR 标准介绍  9-11
    1.2.1 算法简介  9
    1.2.2 主要特点  9-10
    1.2.3 各功能模块分析  10-11
  1.3 国内外研究现状  11-13
    1.3.1 算法国内外研究现状  11-12
    1.3.2 硬件实现国内外研究现状  12-13
  1.4 本文的主要研究内容  13-14
第2章 JPEG XR 标准算法研究  14-35
  2.1 数据结构  14-17
    2.1.1 色彩通道  14
    2.1.2 像素格式  14-15
    2.1.3 空间结构  15-16
    2.1.4 频率结构  16
    2.1.5 码流结构  16-17
  2.2 编码过程  17-34
    2.2.1 色彩变换  17-18
    2.2.2 重叠双正交变换  18-24
    2.2.3 量化  24-25
    2.2.4 预测编码  25-28
    2.2.5 自适应扫描  28-30
    2.2.6 自适应系数熵编码  30-34
  2.3 本章小结  34-35
第3章 编码器各模块实现与分析  35-54
  3.1 FPGA 实现技术  35-36
  3.2 色彩变换  36-37
  3.3 重叠双正交变换  37-44
    3.3.1 前向核心变换流水线实现  37-40
    3.3.2 前置滤波器流水线实现  40-44
  3.4 量化  44-46
  3.5 预测编码  46-47
  3.6 自适应扫描  47-48
  3.7 自适应熵编码  48-53
  3.8 本章小结  53-54
第4章 JPEG XR 编码器FPGA 实现  54-65
  4.1 第一级流水线实现  54-57
    4.1.1 原始图像数据读取  55-56
    4.1.2 中间数据存储  56
    4.1.3 四模块流水线控制  56
    4.1.4 第一级流水线资源利用及性能分析  56-57
  4.2 第二级流水线实现  57-58
    4.2.1 乒乓RAM 数据读取模块  57
    4.2.2 四模块流水线控制  57-58
    4.2.3 第二级流水线资源利用及性能分析  58
  4.3 第三级流水线实现  58-59
    4.3.1 三模块流水线控制  59
    4.3.2 第三级流水线资源利用及性能分析  59
  4.4 第四级流水线实现  59-62
    4.4.1 图像头文件输出  60
    4.4.2 四模块流水线控制  60-61
    4.4.3 码流数据打包输出  61
    4.4.4 第四级流水线资源利用及性能分析  61-62
  4.5 JPEG XR 编码器FPGA 实现分析  62-64
  4.6 本章小结  64-65
结论  65-66
参考文献  66-70
攻读硕士学位期间发表的论文及其它成果  70-72
致谢  72

相似论文

  1. 处理器TI DSP VC33虚拟核的设计与实现,TP332
  2. NBZC公司生产计划系统优化设计,F426.4
  3. 面向混合流水线的任务智能调度系统的研究与实现,TH186
  4. 抗内部存储单元失效的32位微处理器的研究与实现,TP333
  5. 高效能嵌入式处理器IP核,TP332
  6. 基于MIPS无线通讯设备驱动实现技术,TP368.1
  7. 多通道NANDFlash控制器的设计,TP333
  8. 基于TOC的混合流水线调度方法,F273
  9. 基于TilePro64多核处理器的H.264高清视频解码软件设计,TN919.81
  10. 分布式文件系统客户端的设计与实现,TP338.8
  11. 14比特100兆采样/秒流水线模数转换器研究与设计,TN792
  12. 乘法器复用的多路FFT处理器研究与设计,TN919.3
  13. 适用于多模无线通信系统中的可配置流水线模数转换器的研究与设计,TN792
  14. 面向低电源电压的高性能流水线模数转换器的研究与实现,TN792
  15. 10-bit 50-MS/s低功耗流水线模数转换器设计,TN792
  16. 西服生产流水线作业平衡及数字化管理研究,TS941.712
  17. 基于EDA技术的经络感传测试系统,R319
  18. 基于FPGA的锥束CT重建加速关键技术研究,TP391.41
  19. 基于浮点数的CORDIC算法的研究与设计,TP301.6
  20. 基于可重构平台的软硬件代码划分技术研究,TP332
  21. FT-Matrix DSP向量定点MAC单元的设计与实现,TP368.1

中图分类: > 工业技术 > 无线电电子学、电信技术 > 通信 > 图像通信、多媒体通信 > 图像编码
© 2012 www.xueweilunwen.com