学位论文 > 优秀研究生学位论文题录展示

软件无线电数字下变频器的设计与FPGA实现

作　者: 聂静静
导　师: 白桂欣
学　校: 大连海事大学
专　业: 电子科学与技术
关键词: 数字下变频 Cordic算法积分梳状滤波半带滤波 FIR滤波
分类号: TN925
类　型: 硕士论文
年　份: 2012年
下　载: 121次
引　用: 1次
阅　读: 论文下载

内容摘要

软件无线电技术的提出,是无线通信技术继数字化后的第二次革命。数字下变频器是软件无线电数字前端的重要组成部分。它工作在A/D之后,是软件无线电把信号数字化的重要环节。它将数字中频信号下变频至零中频信号,并使信号速率降至通用DSP器件能够处理的速率。其发展影响着整个软件无线电通信系统的性能。本论文主要完成的工作如下。首先,论文介绍了数字下变频的基本理论,对数字下变频器所涉及到的CIC、HB、FIR、Cordic和DA等理论做了详细的阐述。然后基于这些理论的研究,设计了基于FPGA的数字下变频器。其性能指标为,最大输入数据速率(等于输入信号采样率)fs为85Msps,最大系统处理时钟fPRO为85MHz,信号带宽为2MHz,输入数据位宽为16bits,输出数据位宽为26bits。本数字下变频器从结构来说主要由两部分组成,即数字混频模块和抽取滤波模块。抽取滤波模块又由三部分组成,5级CIC抽取滤波模块完成8倍抽取功能,2级HB抽取滤波模块完成4倍抽取功能,FIR滤波模块完成整形滤波功能。论文对各个功能模块的实现进行了详细的讨论,对比了多种实现方法,选择了最佳的FPGA实现方式。最终数字混频模块采用Cordic算法实现,21次迭代的Cordic算法在完成本振信号产生的同时实现了数字混频功能；256阶的FIR滤波器采用优化的DA算法实现。论文还考虑了各模块之间的性能制约,对数字下变频器各模块的FPGA实现进行了性能分析。最后,论文通过编写testbench和Matlab代码两种输入激励方式,分别从时域和频域角度对FPGA实现的数字下变频器进行仿真验证,两种方式联合使用能更全面的验证系统的硬件实现。

全文目录

摘要  5-6
ABSTRACT  6-11
第1章绪论  11-15
  1.1 软件无线电概述  11-12
  1.2 软件无线电中的数字下变频器  12-13
  1.3 数字下变频器的研究现状  13
  1.4 FPGA在数字下变频中的应用  13-14
  1.5 论文内容安排  14-15
第2章数字下变频器的基本理论与常用算法  15-28
  2.1 数字下变频器基本理论  15-23
    2.1.1 数字下变频原理  15-16
    2.1.2 CIC滤波器  16-19
    2.1.3 HB滤波器  19-22
    2.1.4 FIR滤波器  22-23
  2.2 数字下变频器常用算法  23-27
    2.2.1 Cordic算法  23-25
    2.2.2 DA算法  25-27
  2.3 本章小结  27-28
第3章数字下变频器各模块基于FPGA的设计与实现  28-51
  3.1 数字下变频器的设计  28-29
    3.1.1 数字下变频器的结构  28-29
    3.1.2 数字下变频器的技术指标  29
  3.2 数字混频器的设计与FPGA实现  29-35
    3.2.1 查表法  29-30
    3.2.2 基于Cordic算法的NCO实现  30-32
    3.2.3 Cordic算法NCO的参数设计与性能分析  32-34
      3.2.3.1 相位累加器位宽的计算  32-33
      3.2.3.2 迭代次数对于计算精度的影响  33
      3.2.3.3 相位截断引入的杂散及其分析  33-34
    3.2.4 Cordic算法NCO与混频器的实现  34-35
  3.3 CIC抽取滤波模块的设计与FPGA实现  35-40
    3.3.1 CIC滤波器在设计中应注意的问题  35-39
      3.3.1.1 非线性相位  35
      3.3.1.2 旁瓣抑制与级联次数的分析  35-36
      3.3.1.3 抽取混叠与信号带宽的分析  36-38
      3.3.1.4 通带衰减  38-39
    3.3.2 CIC抽取滤波模块基于FPGA的设计与实现  39-40
  3.4 HB滤波器的系数配置与FPGA实现  40-44
    3.4.1 HB滤波器的系数配置  40-43
    3.4.2 HB滤波器的FPGA实现  43-44
  3.5 FIR滤波器及其FPGA实现  44-50
    3.5.1 FIR滤波器硬件实现的两种方式  44-46
      3.5.1.1 乘累加式FIR滤波器  45
      3.5.1.2 分布算术式FIR滤波器  45-46
    3.5.2 DA算法实现FIR滤波器的优化  46-49
      3.5.2.1 减小硬件规模的DA算法FIR滤波器优化  46-48
      3.5.2.2 提高速度的DA算法FIR滤波器优化  48
      3.5.2.3 本论文DA算法FIR滤波器优化  48-49
    3.5.3 DA算法FIR滤波器的FPGA实现  49-50
  3.6 本章小结  50-51
第4章数字下变频器基于FPGA的仿真与验证  51-64
  4.1 基于FPGA的DDC仿真验证流程  51
  4.2 DDC各模块的仿真与验证  51-63
    4.2.1 NCO仿真验证  51-52
    4.2.2 CIC仿真验证  52-55
    4.2.3 HB1仿真验证  55-56
    4.2.4 HB2仿真验证  56-58
    4.2.5 FIR仿真验证  58-60
    4.2.6 DDC仿真验证  60-63
  4.3 本章小结  63-64
第5章总结与展望  64-65
  5.1 总结  64
  5.2 课题展望  64-65
参考文献  65-68
致谢  68-69
研究生履历  69

软件无线电数字下变频器的设计与FPGA实现

内容摘要

全文目录

相似论文