学位论文 > 优秀研究生学位论文题录展示

LVDS环网总线设计及其在雷达信号处理器测试台中的应用

作　者: 刘小华
导　师: 任勇峰
学　校: 中北大学
专　业: 微电子学与固体电子学
关键词: LVDS 环网总线 FPGA 高实时性
分类号: TN957.51
类　型: 硕士论文
年　份: 2008年
下　载: 147次
引　用: 7次
阅　读: 论文下载

内容摘要

随着测试系统功能的复杂化,传统的并行总线已不能满足系统高速数据传输的需要,成为影响系统性能的主要瓶颈。低压差分信号LVDS传输技术通过串行数据传输,以其低功耗、低噪声等优良特性,而环网总线具有在多负载下利用率高、网络性能对距离不敏感以及具有公平访问等优越性能,二者的有机结合成为解决这一问题的有效途径。论文结合LVDS传输技术和环网总线在高速通信系统中的优势,提出了基于LVDS的串行环网总线通信机制,文中对于协议的实现和逻辑环路的维护等都进行了详细阐述。该总线通信协议在多负载通信系统中,具有高实时性、高可靠性以及同步误差小的特点。该专用总线结构已应用于雷达信号处理器测试台。本文详细阐述了基于该串行总线的设计工作,主要包括总线定义、连接器选取、接口模块间数据传输逻辑等方面,最后介绍了总线接口模块硬件电路及逻辑设计。文中的关键技术概括如下:(1)定量分析了传统传输方法对总线传输速度的影响,系统采用一主多从的串行数据传输方法,提高了系统的可靠性和传输速率。(2)总线接口两端采用了FPGA内部集成高速缓存的技术,极大地改善了数据存储与处理速率不匹配的状况。(3)总线硬件电路设计中实现了环网的自适应连接,使其能够满足不同的扩展需求。针对不同的数据类型,采用了固定数据量循环写入和广播式下发数据的技术,极大地提高了测试台内部的数据传输速率。本设计是采用FPGA作为开发平台,整个总线协议的实现,都是在FPGA中设计完成。文中详细讲述了协议的结构和原理,并对协议在FPGA上面的实现模块进行了详细的描述。实际测试结果表明,系统通过串行连接和简单的逻辑实现了测试台数据传输量大、实时性强的功能。

LVDS环网总线设计及其在雷达信号处理器测试台中的应用

内容摘要

全文目录

相似论文