学位论文 > 优秀研究生学位论文题录展示

基于FPGA的自适应FIR滤波器的实现

作　者: 覃霖
导　师: 曾超
学　校: 中国工程物理研究院
专　业: 通信与信息系统
关键词: FPGA VHDL 自适应滤波器浮点
分类号: TN713.7
类　型: 硕士论文
年　份: 2009年
下　载: 394次
引　用: 0次
阅　读: 论文下载

内容摘要

论文的目的旨在减小在未知环境中的随机噪声和尖峰干扰对惯性再入测量数据的影响,从而达到提高测量精度和速度。由于自适应滤波器的参数可以调整以满足被控制对象的未知和时变的要求,因此,论文采用了一种梯度自适应FIR滤波算法来进行数字滤波。论文完成了滤波算法的原理分析、参数设定以及性能仿真,结果证明存在随机噪声和尖峰干扰的未知环境中,该滤波算法较传统的固定系数滤波器具有更高的滤波性能。论文在FPGA硬件平台上利用VHDL硬件描述语言实现了梯度自适应FIR滤波算法的运算过程,由于惯性再入测量数据要求精度高,动态范围大,论文采用了32位单精度浮点数进行数值运算,并完成了各个功能模块的设计,并进行了编译综合、功能仿真、时序仿真以及硬件实现。结果证明在FPGA硬件平台上实现基于浮点数值的自适应FIR滤波器是合理可行的,计算精度可以达到10-6,满足设计要求,较好地实现了预期的目标。

全文目录

摘要  3-4
Abstract  4-7
第一章引言  7-13
  1.1 论文选题背景和意义  7
  1.2 相关技术的发展现状与趋势  7-11
    1.2.1 滤波器的发展现状与趋势  7-9
    1.2.2 数字信号处理技术的发展现状和趋势  9-11
  1.3 论文的研究目的和研究内容  11-12
  1.4 论文的基本结构  12
  1.5 本章小结  12-13
第二章梯度自适应FIR滤波算法  13-21
  2.1 梯度自适应FIR滤波算法原理  13-14
  2.2 梯度自适应滤波器参数的设计  14-20
    2.2.1 设计过程  14-18
    2.2.2 不同方案的仿真对比测试  18-20
  2.3 本章小结  20-21
第三章 IEEE 754单精度浮点数  21-26
  3.1 IEEE754单精度浮点数  21-23
  3.2 IEEE754单精度浮点数精度验证  23-25
  3.3 本章小结  25-26
第四章 FPGA上基于浮点运算的滤波算法实现  26-53
  4.1 开发工具的介绍  26-28
  4.2 梯度自适应滤波器的FPGA总体设计  28-31
    4.2.1 梯度自适应滤波器的FPGA设计结构  28-29
    4.2.2 工作原理  29-30
    4.2.3 设计重点  30-31
  4.3 各个功能模块的设计  31-52
    4.3.1 权值计算模块  31-41
    4.3.2 滤波算法模块  41-48
    4.3.3 存储器模块  48-50
    4.3.4 控制模块controller  50-52
  4.4 本章小结  52-53
第五章基于TEXTIO的滤波算法硬件功能仿真测试  53-65
  5.1 仿真测试方法的介绍  53-58
  5.2 各个功能计算模块仿真测试  58-64
    5.2.1 梯度值计算模块  58-59
    5.2.2 浮点乘法模块  59-60
    5.2.3 浮点加法模块  60-61
    5.2.4 浮点除法模块  61-62
    5.2.5 滤波运算结果波形及频谱的分析  62-64
  5.3 本章小结  64-65
第六章硬件设计实现与验证  65-77
  6.1 硬件实现与验证的原理  65-66
  6.2 硬件设计实现与验证的过程  66-76
    6.2.1 设计输入  67
    6.2.2 设计编译(Compiler)  67-70
    6.2.3 时序分析(Timing Analysis)  70-71
    6.2.4 仿真验证(Simulation)  71-72
    6.2.5 编程下载(Programmmer)  72-73
    6.2.6 板级验证(Validating)  73-76
  6.3 本章小结  76-77
第七章总结与展望  77-78
  7.1 设计总结  77
  7.2 今后工作展望  77
  7.3 结束语  77-78
致谢  78-79
参考文献  79-81
附录发表学术论文情况  81

基于FPGA的自适应FIR滤波器的实现

内容摘要

全文目录

相似论文