学位论文 > 优秀研究生学位论文题录展示

H.264全解码芯片设计

作　者: 张力航
导　师: 林争辉；周开伦
学　校: 同济大学
专　业: 电路与系统
关键词: H.264/AVC SoC 视频解码软硬件协同设计反量化/反离散余弦变换运动矢量重建
分类号: TN764
类　型: 硕士论文
年　份: 2007年
下　载: 35次
引　用: 0次
阅　读: 论文下载

内容摘要

H．264／AVC作为新一代的压缩标准以其不可思议的压缩率与近乎完美的重建图像质量，给我们带来了全新的视觉享受。但是在H．264给我们带来如此完美享受的同时，其巨大的运算复杂度也给实现H．264编解码器设计的工程技术领域带来了巨大的挑战。本文所述的H．264全解码芯片设计就是在这样一种条件下产生的。本文以H．264 Main profile解码器的设计为目标，研究了视频解码的基本算法与SoC设计的基本理论，而后进一步给出了H．264全解码芯片设计的SoC解决方案以及部分算法的硬件实现，提出了“混合型的视频解码器设计架构”，“反量化／反离散余弦变换算法级资源共享”，“二次查表法”等创新设计。在以上的基础上深入研究了软硬件协同设计理论在解码器中设计中的应用给出了H．264解码器的软硬件协同设计、仿真以及验证的流程。同时探讨了解码器SoC设计中软硬件划分以及IP复用等问题。实际的设计证明通过合理的将软硬件划分；将原有IP进行适当修改应用于当前设计；采用软硬件协同设计方式进行设计，能够大大缩短设计的周期，提高了设计正确性。本文中还针对H．264中反量化／反离散余弦变换以及运动矢量重建模块的算法进行了深入的研究，并且最后给出了具体的硬件实现。在反量化／反离散余弦变换单元的设计中，为了在解码器内部实现其与熵解码模块的并行工作，使用了乒乓缓冲器作为该模块与熵解码单元的接口缓冲；反量化单元的设计时，为了使用较少的逻辑资源完成量化因子查表的运算，设计中采用了二次查表法来完成查表的任务；针对反离散余弦变换与反哈达玛变换的相似性以及运算过程的不同时性，在算法级将这两种变换集成到了一个单元中进行，相应地在硬件实现时采用了一个快速变换单元实现了两种不同的算法，从而实现了资源的复用，节省了逻辑资源；在运动矢量重建单元的设计中，采用了。“基址+变址”的方式对树状补偿结构中各个划分的地址进行表述从而使得设计得到简化。最后还给出了FPGA验证平台以及设计与验证的结果。

全文目录

摘要  6-7
ABSTRACT  7-12
第1章绪论  12-18
  1.1 背景  12
  1.2 数字视频压缩技术简介  12-13
  1.3 数字视频压缩技术的发展  13-15
  1.4 本课题的研究意义  15-16
    1.4.1 H.264的优势  15-16
    1.4.2 H.264硬件解码器的优势  16
    1.4.3 H.264/AVC硬件实现的市场应用方向和前景  16
  1.5 本课题的研究内容  16-17
  1.6 本文的篇章结构  17-18
第2章 H.264视频压缩标准的基本原理  18-31
  2.1 H.264压缩算法的特点  18-19
  2.2 H.264解码器原理介绍  19-30
    2.2.1 熵解码模块  20-22
    2.2.2 帧内预测  22-23
    2.2.3 帧间预测  23-26
    2.2.4 量化  26-27
    2.2.5 变换  27-30
  2.3 本章小结  30-31
第3章 H.264解码芯片架构设计  31-41
  3.1 SoC设计理论  31-32
  3.2 系统软硬件划分  32-33
  3.3 系统的软硬件协同设计  33-36
    3.3.1 H.264解码器软硬件协同设计的仿真平台  33-34
    3.3.2 H.264解码器软硬件协同设计的加速验证环节  34-35
    3.3.3 H.264解码器软硬件协同设计的系统集成  35-36
  3.4 解码器设计中IP的复用  36-37
  3.5 解码器架构的选择  37-40
    3.5.1 集中式解码器架构  37-38
    3.5.2 数据通道(Data Path)式解码器架构  38
    3.5.3 设计中采用的解码器架构  38-40
  3.6 本章小结  40-41
第4章部分硬件加速模块的设计  41-72
  4.1 CCIU硬件加速模块设计  41-43
  4.2 IQ/IDCT硬件加速模块设计  43-56
    4.2.1 IQ/IDCT简介  44-46
    4.2.2 反Zigzag扫描  46-47
    4.2.3 反量化  47-50
    4.2.4 变换  50-56
  4.3 MVC硬件加速模块设计  56-71
    4.3.1 H.264中运动矢量重建算法简介  56-58
    4.3.2 空间模式以及复制模式  58-62
    4.3.3 时间模式运动矢量重建  62-65
    4.3.4 ReadMv模式运动矢量重建  65-70
    4.3.5 MVC模块中的控制单元的设计  70-71
  4.4 本章小节  71-72
第5章 FPGA验证平台  72-76
  5.1 硬件平台简介  72-74
  5.2 验证流程介绍  74-75
  5.3 本章小结  75-76
第6章设计验证和实现结果  76-81
  6.1 设计验证结果  76-78
    6.1.1 CCIU模块仿真结  76
    6.1.2 IQ/IDCT模块仿真结果  76-77
    6.1.3 MVC模块仿真结果  77
    6.1.4 整体仿真以及验证结果  77-78
  6.2 设计中部分综合报告  78-79
  6.3 结论与比较  79-81
第7章总结与展望  81-83
致谢  83-84
参考文献  84-87
个人简历在读期间发表的学术论文与研究成果  87

H.264全解码芯片设计

内容摘要

全文目录

相似论文