学位论文 > 优秀研究生学位论文题录展示

TD-LTE终端综合测试仪基带处理板的设计与实现

作　者: 李丙立
导　师: 王莹；马楠
学　校: 北京邮电大学
专　业: 通信与信息系统
关键词: TD-LTE 综合测试仪基带硬件电路 DSP
分类号: TN929.5
类　型: 硕士论文
年　份: 2010年
下　载: 147次
引　用: 0次
阅　读: 论文下载

内容摘要

本文所研究的内容是"TD-LTE无线综合测试仪表开发”项目的相关工作,TD-LTE终端综合测试仪对TD-LTE终端的各项射频指标进行测试,是终端质量保证的重要手段。基带处理板是TD-LTE综合测试仪表的重要组成部分,主要功能是完成主控制器和射频模块之间的数据传输,以及物理层的基带信号处理。其功能和性能指标是终端综合测试仪的整体指标得以实现的基础。本文重点研究了基带处理板的若干功能电路的设计与实现：基带处理板FPGA和射频模块之间的RocketIO GTP接口,DSP与FPGA问的高速天线数据传输AIF接口,主控制器与FPGA之间的数据与控制信息传输CPCI接口,两片DSP之间的高速串行数据接口AIF和SRIO接口,DSP与FPGA之间L3数据和控制信息的传输Ethernet MAC接口,DSP和FPGA的外部大容量DDR2存储电路以及DSP和FPGA的低抖动、低相噪时钟和电源电路。本文最后总结了基带处理板的电路调试和测试过程,证明其功能和性能指标达到了基带处理板的数据处理能力、数据吞吐量、存储容量等需求,满足总体设计要求。

全文目录

摘要  4-5
ABSTRACT  5-8
第一章绪论  8-11
  1.1 课题来源及研究意义  8-9
  1.2 本文的主要工作  9-10
  1.3 本文结构安排  10-11
第二章 TD-LTE综测仪基带处理需求分析  11-20
  2.1 TD-LTE概述  11-15
    2.1.1 主要性能目标  11-12
    2.1.2 物理层协议  12-15
  2.2 TD-LTE综测仪概述  15-17
    2.2.1 系统功能  15-16
    2.2.2 系统组成  16-17
  2.3 基带处理需求分析  17-18
  2.4 本章小结  18-20
第三章基带板硬件电路总体设计  20-25
  3.1 芯片选型概述  20-23
    3.1.1 DSP芯片  20-22
    3.1.2 FPGA芯片  22-23
  3.2 基本结构和功能  23-24
  3.3 本章小结  24-25
第四章基带板硬件电路设计  25-47
  4.1 DSP相关电路设计  25-33
    4.1.1 DSP供电设计  25-27
    4.1.2 DSP时钟设计  27-28
    4.1.3 AIF/OBSAI接口设计  28-30
    4.1.4 EMAC接口设计  30-31
    4.1.5 SRIO接口设计  31
    4.1.6 DDR2电路设计  31-33
  4.2 FPGA相关电路设计  33-36
    4.2.1 RocketIO GTP电路设计  33-34
    4.2.2 DDR2电路设计  34-35
    4.2.3 CPCI电路设计  35-36
  4.3 电源电路设计  36-41
    4.3.1 电源功耗估计  36-38
    4.3.2 DC/DC电源模块设计  38-41
  4.4 时钟电路设计  41-44
  4.5 PCB设计  44-46
  4.6 本章小结  46-47
第五章基带板调试与测试  47-53
  5.1 调试流程  47
  5.2 电源调试  47-48
  5.3 时钟调试  48-49
  5.4 单板功能接口调试  49-51
    5.4.1 RocketIOGTP自环测试  49
    5.4.2 DDR2存储测试  49
    5.4.3 AIF-OBSAI自环测试  49-50
    5.4.4 EMAC自环测试  50
    5.4.5 SRIO自环测试  50-51
  5.5 系统功能接口调试  51-52
    5.5.1 CPCI接口测试  51
    5.5.2 射频模块RocketlO GTP接口测试  51-52
  5.6 本章小结  52-53
第六章总结与展望  53-55
参考文献  55-57
致谢  57-58
攻读学位期间发表的学术论文目录  58

TD-LTE终端综合测试仪基带处理板的设计与实现

内容摘要

全文目录

相似论文