学位论文 > 优秀研究生学位论文题录展示

视频压缩与图像旋转的硬件实现研究

作　者: 胡明清
导　师: 吴成柯
学　校: 西安电子科技大学
专　业: 通信与信息系统
关键词: 硬件实现视频压缩 H.263 运动估值 DCT/IDCT 图像旋转
分类号: TN919.8
类　型: 硕士论文
年　份: 2002年
下　载: 0次
引　用: 2次
阅　读: 论文下载

内容摘要

随着集成电路工艺技术的发展，FPGA和DSP处理器越来越多地应用到通信、图像处理和模式识别等领域。FPGA逐渐向大容量高速度方向发展，DSP向高速和并行方向发展，DSP的系统时钟越来越高，结构上增加并行处理单元，使得能够在单个时钟周期执行多条指令，所有这些使得许多以前无法在硬件上实现的算法现在很容易实现。本文第一部分介绍如何用FPGA和DSP实现基于H.263标准的视频压缩编码器。首先介绍了视频压缩编码发展的概况；然后介绍基于变换编码的视频压缩方法，并介绍FPGA和DSP处理器在视频压缩编码器中的应用；最后介绍了基于H.263标准的视频压缩编码器硬件实现，并根据FPGA的特点，提出适合其实现的运动估值算法和DCT和IDCT算法。提出的运动估值算法和DCT／IDCT算法充分利用FPGA的并行性特点。第二部分介绍一种基于单片FPGA的实时图像旋转系统。首先介绍图像旋转算法，并在该算法基础上对其进行改进，使其更适合硬件实现，减少了系统资源和整个系统的成本；然后介绍系统的硬件实现。

全文目录

第一部分：视频压缩编码器硬件实现研究  6-44
  第一章概述  6-10
    §1．1 引言  6-7
    §1．2 视频图像压缩编码技术发展简介  7-10
  第二章基于变换编码的视频压缩方法  10-23
    §2．1 运动补偿帧间预测方法  10-17
    §2．2 运动补偿帧内插方法  17
    §2．3 变换编码方法  17-20
    §2．4 FPGA和DSP在视频压缩编码中的应用  20-23
  第三章基于H．263标准的编码器的硬件实现  23-44
    §3．1 H．263简介  23-24
    §3．2 基于H．263标准的编码器的基本原理  24-25
    §3．3 基于H．263的编码器的硬件系统框图  25-29
    §3．4 关键算法及其硬件实现  29-40
      §3．4．1 运动估值算法及其硬件实现  29-34
      §3．4．2 DCT／IDCT算法及其硬件实现  34-38
      §3．4．3 量化与反量化  38
      §3．4．4 Zig-Zag扫描和变长编码  38-39
      §3．4．5 速率控制模型及其实现  39-40
    §3．5 H．263的码流结构  40-42
    §3．6 对本系统未来的展望  42-44
第二部分实时图像旋转系统的硬件实现研究  44-53
  第一章概述  44-45
  第二章实时电子图像旋转算法  45-49
  第三章系统的硬件结构  49-52
  第四章系统的实现  52-53
结束语  53-54
致谢  54-55
参考文献  55-56

视频压缩与图像旋转的硬件实现研究

内容摘要

全文目录

相似论文