学位论文 > 优秀研究生学位论文题录展示

基于VME总线的雷达时控分机设计

作　者: 侯志安
导　师: 黄力宇
学　校: 西安电子科技大学
专　业: 生物医学工程
关键词: FPGA VME总线 FPDP总线
分类号: TN957.5
类　型: 硕士论文
年　份: 2007年
下　载: 58次
引　用: 0次
阅　读: 论文下载

内容摘要

雷达时序控制系统是机载成像雷达的重要组成部分。机载成像雷达在时控系统产生的定时脉冲作用下,获得距离向与方位向的相参信息,实现合成孔径成像。本文依托某机载雷达研制项目,利用单片大规模可编程逻辑器件实现雷达时控分机系统设计,并通过仿真结果验证了设计的正确性。雷达时控分机系统设计主要包括VME接口逻辑设计、定时脉冲产生逻辑设计、同步串行通讯口设计和FPDP收发模块设计。首先,对VME总线接口进行了深入分析,包括数据传输总线和优先级中断总线的操作原理与运行机制,为VME接口逻辑设计提供了基础。针对高速大吞吐量的数据传输,对FPDP总线进行了简单介绍,并着重分析了单帧模式下的数据传输方式。另外,本文还对可编程逻辑器件的相关开发技术进行了介绍。最后,详细地介绍了雷达时控分机各模块的逻辑实现,给出了相关的仿真波形。单片大规模可编程逻辑器件实现雷达时控分机系统的设计简化了电路板设计,使系统具有很强的扩展性,对类似的雷达时控分机设计具有较高的参考价值。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-11
  1.1 课题研究背景  7-8
  1.2 研究现状及方法  8-9
  1.3 本文主要工作及内容  9-11
第二章时控系统设计  11-14
  2.1 系统功能概述  11-12
  2.2 系统模块设计  12-13
  2.3 本章小结  13-14
第三章 VME总线分析  14-20
  3.1 VME总线概述  14
  3.2 VME总线结构  14-15
  3.3 数据传输总线  15-18
    3.3.1 总线信号  15-17
    3.3.2 总线周期  17-18
  3.4 优先级中断总线  18-19
    3.4.1 总线信号  18-19
    3.4.2 中断控制器和中断请求器  19
  3.5 本章小结  19-20
第四章 FPDP总线介绍  20-24
  4.1 FPDP总线概述  20-21
  4.2 FPDP总线信号  21-22
    4.2.1 时钟信号  21-22
    4.2.2 握手信号  22
  4.3 FPDP数据帧  22-23
  4.4 信号端接  23
  4.5 本章小结  23-24
第五章 FPGA开发平台  24-28
  5.1 可编程逻辑器件概述  24-25
  5.2 可编程逻辑开发流程  25-26
  5.3 Stratix器件介绍  26-27
  5.4 本章小结  27-28
第六章逻辑设计与仿真  28-49
  6.1 VME总线接口逻辑设计  28-35
    6.1.1 单次读写逻辑设计  28-31
    6.1.2 中断请求与响应  31-35
  6.2 同步串行通讯接口逻辑设计  35-37
    6.2.1 同步串口发送逻辑设计  35-36
    6.2.2 同步串口接收逻辑设计  36-37
  6.3 定时脉冲产生逻辑设计  37-40
  6.4 FPDP总线收发模块设计  40-48
    6.4.1 FPDP接收逻辑设计  42-43
    6.4.2 FPDP发送逻辑设计  43-48
  6.5 本章小结  48-49
结论  49-50
致谢  50-51
参考文献  51-53
作者在读期间的研究成果  53-54

基于VME总线的雷达时控分机设计

内容摘要

全文目录

相似论文