学位论文 > 优秀研究生学位论文题录展示

分布式试飞测试总线系统的硬件设计与实现

作　者: 吴良
导　师: 何伟
学　校: 重庆大学
专　业: 信号与信息处理
关键词: 试飞测试系统分布式总线时钟同步 FPGA
分类号: TP29-AD
类　型: 硕士论文
年　份: 2008年
下　载: 139次
引　用: 2次
阅　读: 论文下载

内容摘要

随着航天技术的不断发展,航天产品的复杂程度和现代化程度不断提高,使其日益依赖于试验和测试手段。计算机网络技术和分布式处理技术的发展,为研究先进的实时分布式机载试飞测试系统提供了良好的条件。机载试飞测试系统有别于其它测试系统,通常采用分布式的构架,而且对系统总线的要求相当苛刻,它不仅要求总线上的数据传输有实时性,而且对带宽的要求也比较高。因此国内外的不少试飞测试系统都是采用专用的总线,这些专用的总线,技术保密、没有采用通用的传输介质,给用户的功能扩展及系统集成带来麻烦。以太网是时下比较流行和实用的数据传输方式,虽然它具有数据传输冲突的问题,但可以通过分时传输机制来解决。解决了数据传输冲突的以太网完全可以胜任飞机试飞测试,而且以太网技术比较成熟、速度快、成本低廉、通用性强,为试飞测试系统的发展提供了良好的支持。本课题研究的分布式试飞测试总线系统就是基于以太网设计的。本课题综合飞机试飞的实际要求,以以太网技术、分布式技术、时钟同步技术、总线技术和FPGA技术为基础,提出了一种分布式试飞测试总线系统的构架方案,完成通用硬件平台设计及其功能实现。本论文重点解决通用的FPGA硬件平台的构架、内外总线的定义与设计、数据采集与PCM输出以及时钟同步的设计等问题。论文主要包括以下几个方面:①在深入研究现有的试飞系统的基础上,参照先进的KAM-500试飞系统,提出了一种分布式试飞测试总线系统的体系结构,分析了其硬件系统的构成,完成了系统控制板卡、功能模拟板卡和内总线底板的硬件电路板设计,实现了小型化的试飞测试总线系统的硬件平台。②研究现有测试总线结构的基础上,利用以太网设计外总线,实现采集单元的同步控制与数据传输,并采用分时传输机制,避免数据传输冲突;利用现场总线思想设计内总线,实现采集单元内数据传输,内总线设计用硬件模块实现,使数据传输达到更高实时性和更小的抖动。这样的总线结构大大提高了系统的可扩展性。③系统控制板卡在SOPC系统下,实现本地数据与其它采集单元的数据交换和数据传输的分时控制,并以自定义逻辑的方式实现内总线数据的传输与控制;PCM板卡和AD板卡以硬件功能模块实现数据的采集和输出。④时钟同步也是试飞系统的关键技术,以往的试飞系统都采用IEEE1588标准实现时钟同步,虽然它能达到很好的同步,但它实现比较复杂,特别是在没有操作系统的情况下。本系统的时钟同步在SOPC系统下实现,采用IEEE1588标准的思想,对其进行裁减和改良,使其实现简单。最后对本论文研究的分布式试飞测试总线系统进行了测试。测试结果表明:本文所设计的试飞系统的构架灵活合理;系统硬件合理,通用性强;外总线通信分时控制以及内总线通信的FPGA实现使数据传输更稳定可靠;时钟同步算法精度高,满足系统实时性要求。该系统现已在飞机试飞测试中试用,并取得了很好的效果。

全文目录

摘要  4-6
ABSTRACT  6-12
1 绪论  12-17
  1.1 试飞测试系统国内外研究现状  13-15
    1.1.1 分布式实时系统研究现状  13
    1.1.2 现场总线技术的研究现状  13-14
    1.1.3 时钟同步技术的研究现状  14-15
  1.2 课题来源、研究内容和意义  15-16
    1.2.1 课题来源  15
    1.2.2 研究内容和设计目标  15
    1.2.3 研究意义  15-16
  1.3 本文结构  16-17
2 分布式试飞测试总线系统技术简介  17-25
  2.1 分布式系统  17-20
    2.1.1 分布式系统概述  17
    2.1.2 分布式系统的结构/分类  17-19
    2.1.3 分布式系统的特征  19-20
  2.2 总线技术  20-21
    2.2.1 总线的基本概念  20
    2.2.2 总线操作  20-21
    2.2.3 现场总线  21
  2.3 时钟同步  21-22
    2.3.1 网络时间协议NTP  21
    2.3.2 简单网络时间协议SNTP  21-22
    2.3.3 IEEE1588 标准  22
  2.4 FPGA 技术在试飞系统中的应用  22-25
    2.4.1 FPGA/SOPC  22-23
    2.4.2 NiosⅡ嵌入式处理器  23
    2.4.3 Avalon 总线  23
    2.4.4 IP 核和自定义逻辑  23-25
3 分布式试飞测试总线系统硬件设计  25-51
  3.1 分布式试飞测试总线系统分析与设计  25-28
    3.1.1 分布式试飞测试总线系统概述  25
    3.1.2 分布式试飞测试总线系统模型  25-26
    3.1.3 分布式试飞测试总线系统体系结构  26-27
    3.1.4 分布式采集单元  27-28
  3.2 系统控制板卡  28-39
    3.2.1 系统控制板卡方案与选型设计  28-29
    3.2.2 系统控制板卡硬件电路设计  29-39
  3.3 功能模拟板卡  39-48
    3.3.1 功能模拟板卡方案与选型设计  39-40
    3.3.2 功能模拟板卡硬件电路设计  40-48
  3.4 内总线底板  48-50
  3.5 本章小结  50-51
4 分布式试飞测试总线系统的总线设计  51-64
  4.1 总线拓扑结构  51
  4.2 内总线  51-57
    4.2.1 内总线设计要求  51-52
    4.2.2 内总线指令格式定义  52-53
    4.2.3 内总线信号端口定义  53-54
    4.2.4 内总线工作原理  54-55
    4.2.5 内总线工作时序  55-57
  4.3 外总线  57-63
    4.3.1 外总线设计要求  57-58
    4.3.2 外总线网络体系结构  58-59
    4.3.3 以太网控制器DM9000A 驱动  59-63
  4.4 本章小结  63-64
5 分布式试飞测试总线系统各板卡功能设计  64-84
  5.1 系统控制板卡功能设计  64-71
    5.1.1 系统控制板卡功能体系结构  64-65
    5.1.2 系统控制板卡工作流程  65-67
    5.1.3 系统控制板卡系统配置信息定义  67-68
    5.1.4 自定义内总线逻辑设计  68-69
    5.1.5 外总线功能设计  69-71
  5.2 PCM 板卡功能设计  71-75
    5.2.1 PCM 板卡功能体系结构  71-72
    5.2.2 PCM 板卡功能配置信息定义  72
    5.2.3 PCM 板卡工作流程  72-73
    5.2.4 PCM 板卡各功能模块设计  73-75
  5.3 AD 板卡功能设计  75-79
    5.3.1 AD 板卡功能体系结构  76
    5.3.2 AD 板卡功能配置信息定义  76-77
    5.3.3 AD 板卡工作流程  77-78
    5.3.4 AD 板卡各功能模块设计  78-79
  5.4 采集单元的同步  79-82
    5.4.1 试飞系统的时间定义  79
    5.4.2 IEEE1588 标准同步原理  79-81
    5.4.3 IEEE1588 标准的精简与同步的实现  81-82
  5.4 本章小结  82-84
6 系统功能实现与验证  84-96
  6.1 系统的验证平台的搭建  84-88
    6.1.1 系统控制板卡的SOPC 构架  85-86
    6.1.2 PCM 板卡的FPGA 构架  86-87
    6.1.3 AD 板卡的FPGA 构架  87-88
  6.2 系统性能测试与分析  88-95
    6.2.1 内总线性能测试与分析  88-89
    6.2.2 外总线性能测试与分析  89-92
    6.2.3 时钟同步性能测试与分析  92-93
    6.2.4 PCM 性能测试与分析  93-94
    6.2.5 AD 性能测试与分析  94-95
  6.3 本章小结  95-96
7 总结与展望  96-98
致谢  98-99
参考文献  99-101
附录  101-103

分布式试飞测试总线系统的硬件设计与实现

内容摘要

全文目录

相似论文