学位论文 > 优秀研究生学位论文题录展示

FPGA工艺映射算法研究

作　者: 陈志辉
导　师: 王伶俐
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: FPGA 工艺映射异质结构布尔匹配抗辐射错误仿真平台
分类号: TN791
类　型: 硕士论文
年　份: 2011年
下　载: 33次
引　用: 0次
阅　读: 论文下载

内容摘要

FPGA 工艺映射是将工艺无关的逻辑网表转化成与目标FPGA结构相关网表的过程。传统FPGA的工艺映射主要是基于查找表(LUT)的电路覆盖,以达到面积和时序性能的最优。但是随着FPGA设计技术的发展,FPGA软件算法面临着许多新的问题和挑战。本论文着眼于FPGA的工艺映射算法,分别从传统查找表结构FPGA映射,异构FPGA映射和抗辐射性能三个方面进行了研究。1.针对基于LUT的FPGA结构,本文在结构化工艺映射算法的基础上,提出一种能够处理工业级电路网表的工艺映射算法FDMap。该算法能够处理含有时序器件、用户自定义宏单元等器件的复杂电路。在二值有向图(BDAG)逻辑分解和平衡优化的基础上,提出适用于工艺映射的深度优化算法FDBalance,以较小的面积开销减少BDAG的深度,提高时序性能。实现了利用签名属性对分割枚举过程的加速,将映射算法速度提升了62.40%。2.目前商用的FPGA器件可编程逻辑单元(CLB)结构越加复杂,除了含有最基本的LUT和时序器件以外,还有很多辅助元件用来高效地实现各种逻辑功能。在对电路网表划分后,由于结构化的映射算法不能对这种异质结构进行电路匹配,因此本文提出基于布尔可满足性问题的异质结构FPGA工艺映射算法FDBMap,能够灵活地对不同配置的异构CLB进行工艺映射。同时将其与结构化映射算法结合,避免了单纯布尔匹配耗时的缺点。通过针对共享输入配置的实验表明,在工艺映射层次就能够节省7.7%的面积开销,进行逻辑打包后更能提高14.37%的资源利用率3.随着集成电路工艺技术的提高,器件特征尺寸不断减小,FPGA芯片更容易受到辐射导致的单例子翻转(SEU)影响,使其电路功能发生错误。本文提出针对SEU的快速错误注入和仿真平台,通过模拟工艺映射层次上LUT和互连资源可编程点发生的SEU错误,计算出整个电路对辐射的关键度。同时提出FPGA的抗辐射工艺映射算法FDRMap,能够利用FPGA的CLB结构特性,有效提高FPGA的抗辐射性能。该算法能够在增加14.06%的LUT数目前提下,降低电路的抗辐射关键度32.62%。与单纯部分TMR算法相比,在减少12.23%的LUT数目同时,还能额外降低12.44%的电路关键度。

全文目录

摘要  5-6
Abstract  6-7
第1章引言  7-12
  1.1 FPGA设计简介  7-10
  1.2 研究背景  10
  1.3 主要工作  10-11
  1.4 论文组织结构  11-12
第2章结构化工艺映射研究  12-38
  2.1 概述  12
  2.2 基本概念  12-16
    2.2.1 术语定义  12-14
    2.2.2 问题描述  14-16
  2.3 结构化工艺映射  16-21
    2.3.1 整体流程  16
    2.3.2 分割枚举  16-17
    2.3.3 分割排序  17-19
    2.3.4 主要改进算法  19-21
  2.4 FDMap算法  21-31
    2.4.1 算法简介  21
    2.4.2 预处理  21
    2.4.3 网表分解  21-28
    2.4.4 工艺映射  28-31
    2.4.5 算法流程图  31
  2.5 实验结果与分析  31-37
    2.5.1 FDMap工艺映射结果  31-35
    2.5.2 枚举加速效果  35-36
    2.5.3 FDBalance优化结果  36-37
  2.6 本章小结  37-38
第3章异构工艺映射研究  38-50
  3.1 概述  38
  3.2 基于布尔匹配的异构算法  38-44
    3.2.1 布尔匹配  38-40
    3.2.2 SAT问题描述  40-41
    3.2.3 基于SAT的布尔匹配  41-43
    3.2.4 改进策略  43-44
  3.3 FDBMap异构算法  44-47
    3.3.1 算法描述  44-45
    3.3.2 用SAT的方法求解  45-47
    3.3.3 算法流程图  47
  3.4 实验结果与分析  47-49
  3.5 本章小结  49-50
第4章抗辐射工艺映射研究  50-68
  4.1 概述  50
  4.2 错误仿真平台  50-56
    4.2.1 错误建模  50-51
    4.2.2 错误仿真  51-53
    4.2.3 并行仿真加速  53-56
  4.3 纠错技术研究  56-59
    4.3.1 TMR与部分TMR  56-57
    4.3.2 其他抗辐射方法  57-59
  4.4 FDRMap抗辐射算法  59-62
    4.4.1 算法描述  59-62
    4.4.2 算法流程图  62
  4.5 实验结果与分析  62-67
    4.5.1 并行仿真加速  62-63
    4.5.2 部分TMR效果  63-65
    4.5.3 FDRMap算法效果  65-67
  4.6 本章小结  67-68
第5章总结与展望  68-70
  5.1 工作总结  68-69
  5.2 工作展望  69-70
参考文献  70-73
致谢  73-74
攻读学位期间科研成果  74-75

FPGA工艺映射算法研究

内容摘要

全文目录

相似论文