学位论文 > 优秀研究生学位论文题录展示

乘法器复用的多路FFT处理器研究与设计

作　者: 汪文义
导　师: 周晓方
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: FFT 流水线 SDF 基 LTE 多路常系数乘法器
分类号: TN919.3
类　型: 硕士论文
年　份: 2011年
下　载: 94次
引　用: 0次
阅　读: 论文下载

内容摘要

随着微电子技术的快速发展,复杂的数字信号处理技术正被应用于各个领域,特别是在通信技术中应用越来越广泛,FFT算法已成为通信中不可或缺的一环。近些年,通信技术对高速和实时性要求越来越高,为了满足通信口益增长的通信需求,OFDM和MIMO融合的趋势已是大势所趋,OFDM技术可以提高频谱利用率,MIMO技术可以成倍提高系统容量。由于两者的融合,关于FFT的研究也逐渐由单路FFT向可配置的多路FFT方向发展,目前很多通信协议中都已应用到可配置的多路FFT,如LTE协议。本文对FFT处理器进行了详细研究,研究了当前各种重要算法和结构。研究者们对于FFT算法的研究已很成熟,很难取得突破,所以本文从结构和实现角度去研究FFT处理器。本文结合算法研究不同FFT处理器结构的特点,重点研究了流水线结构：MDC和SDF结构。为了满足低面积的应用需求,选择以SDF为基本结构进行优化,设计了两种低面积多路FFT处理器结构,简称为结构A和结构B。结构A基于基-24算法,结构B基于基-8和基-16算法,虽然算法不同,但都是通过数据流控制策略实现多路FFT处理器中常系数乘法器的复用,提高乘法器利用率,减少乘法器的使用,以达到减少而积和功耗的效果。文中对结构A和结构B以及其他典型结构进行了比较。本文选择结构B为基本结构,对LTE中的可配置FFT处理器进行了设计,根据LTE中的协议,选择合适的算法。在具体设计LTE中可配置FFT处理器时,将整体设计分为数据流和控制流两部分,有利于实现和调试,数据流工作在30.72MHz,将主要的存储器部分工作在122.88 MHz的同步时钟频率上。以保证功能和降低面积为目标,合理拆分合并存储器,选择合适类型的RAM,提高RAM的利用率,达到复用RAM和降低芯片而积的日的。旋转因子采用1/8域表示,提高旋转因子的利用率,减少ROM的使用。最终设计了LTE中的低而积可配置FFT处理器,并且该处理器具有很好的可配置性,不仅可以根据LTE协议选择合适长度的FFT,还从信噪比和功耗角度向外部提供了可配置性。本文最后搭建FPGA测试平台,对设计的LTE中可配置FFT处理器进行了实现、验证与测试,最终实现的FFT处理器在Xilinx开发板上测试通过。

全文目录

目录  3-5
摘要  5-6
Abstract  6-8
第一章绪论  8-14
  1.1 数字信号处理与通信概述  8-10
  1.2 FFT算法硬件实现方法  10-12
  1.3 论文研究成果  12-13
  1.4 论文组织结构  13-14
第二章 FFT算法介绍  14-26
  2.1 简介  14
  2.2 FFT算法的提出  14-17
  2.3 基-2、基-4 DIF FFT算法  17-20
  2.4 混合基FFT算法  20-21
  2.5 基-2~2、基-2~3 FFT算法  21-23
  2.6 分裂基FFT算法  23-24
  2.7 几种不同基的FFT运算量比较  24-25
  2.8 小结  25-26
第三章 FFT处理器的硬件结构  26-34
  3.1 基于存储器的FFT处理器结构  26-28
    3.1.1 单存储器结构(single memoy)  26-27
    3.1.2 双存储器结构(dual memory)  27
    3.1.3 缓存存储器结构(cache-memory)  27-28
  3.2 基于流水线的FFT处理器结构  28-31
    3.2.1 MDC  29-30
    3.2.2 SDF  30-31
    3.2.3 不同流水线结构硬件比较  31
  3.3 硬件中数据表示  31-33
    3.3.1 浮点数  32
    3.3.2 定点数  32-33
    3.3.3 字长  33
  3.4 小结  33-34
第四章低面积多路FFT处理器结构设计  34-48
  4.1 低面积多路FFT处理器结构A  35-41
    4.1.1 基-2~4DIF FFT算法  35-38
    4.1.2 低面积多路FFT处理器结构A  38-40
    4.1.3 ASIC实例实现  40-41
  4.2 低面积多路FFT处理器结构B  41-45
    4.2.1 基-8算法  41-42
    4.2.2 基-16算法  42-43
    4.2.3 低面积多路FFT处理器结构B  43-45
  4.3 比较  45-47
  4.4 小结  47-48
第五章 LTE中FFT处理器的设计  48-64
  5.1 总体架构  49-50
  5.2 控制模块  50-51
  5.3 分频时钟模块  51-52
  5.4 模块1  52-59
    5.4.1 可变长基-2/4/8/16蝶形运算  53-55
    5.4.2 常系数乘法器  55-56
    5.4.3 存储器  56-57
    5.4.4 rom结构  57-59
  5.5 模块2  59-62
    5.5.1 基-16结构  60-61
    5.5.2 存储器  61
    5.5.3 Rom结构  61-62
  5.6 模块3  62-63
  5.7 蝶形运算内部数据处理方式  63
  5.8 小结  63-64
第六章实现、验证与测试  64-73
  6.1 RTL实现与验证  64-66
  6.2 硬件测试系统  66-68
    6.2.1 软件部分  66-67
    6.2.2 硬件部分  67-68
  6.3 FPGA实现  68-71
    6.3.1 建立工程  68-69
    6.3.2 添加代码  69
    6.3.3 建立IP模块  69-70
    6.3.4 标注引脚  70
    6.3.5 编译、综合、布局布线  70-71
    6.3.6 后仿与下载  71
  6.4 测试  71
  6.5 ASIC实现  71-72
  6.6 小结  72-73
第七章总结与展望  73-75
  7.1 总结  73
  7.2 展望  73-75
参考文献  75-77
硕士学习期间发表的学术成果  77-78
致谢  78-79

乘法器复用的多路FFT处理器研究与设计

内容摘要

全文目录

相似论文