学位论文 > 优秀研究生学位论文题录展示

描述集成电路制造过程基于卷积核的可制造性模型研究

作　者: 胡志卷
导　师: 史峥
学　校: 浙江大学
专　业: 电路与系统
关键词: 可制造性设计可制造性设计模型仿光刻模型光刻胶模型
分类号: TN402
类　型: 硕士论文
年　份: 2010年
下　载: 32次
引　用: 0次
阅　读: 论文下载

内容摘要

集成电路制造技术已经进入纳米时代,目前最先进的设计版图的特征尺寸已经达到了32nm。随着特征尺寸的减小,光刻后硅片表面的畸变现象也越来越严重。对于一些更为复杂的版图设计,仅仅靠制造者通过修改版图的方法已经越来越难以实现,这就迫切需要在设计的阶段就考虑制造的影响,这就是可制造性设计的概念。设计和制造通过可制造性设计技术来沟通交流,然而传统的基于几何图形的版图设计规则建立的约束条件难以覆盖所有的图形结构,而加入光刻规则检查设计流程还有两个问题需要解决:保密性和易用性。本论文就是在这样的背景下,研究一种可制造性设计模型来预测设计版图的仿真轮廓。本文提出了一种基于卷积核的可制造性设计模型(DIM Model),它的输入就是设计版图,不需要其它的制造相关的参数,就可以得到仿真轮廓输出。该模型用一个或多个卷积核来描述设计版图和目标轮廓之间的关系,描述这种关系相当于描述整个制造过程,包括光学邻近校正、光刻、显影以及在制造过程中产生的各种效应。本文依靠模仿光刻模型的数学表达形式建立起DfM模型,其求解过程实质是解一个带约束条件的非线性优化问题,通过添加惩罚项,把问题转化成不带约束条件的非线性优化问题,最后用最速下降法快速求得该模型。实验结果表明,利用该模型能够较为精确地预测设计版图的仿真轮廓。

全文目录

致谢  4-5
摘要  5-6
Abstract  6-7
目录  7-9
第1章绪论  9-19
  1.1 集成电路的发展概况  9-10
  1.2 集成电路的制造工艺  10-12
  1.3 集成电路设计与自动化  12-14
  1.4 集成电路可制造性设计  14-17
  1.5 论文的组织结构  17
  1.6 本章小结  17-19
第2章光刻建模及光刻分辨率增强技术  19-31
  2.1 光刻成像系统  19-21
    2.1.1 照明系统  19-20
    2.1.2 掩模版  20-21
    2.1.3 曝光系统  21
  2.2 光学分辨率增强技术  21-26
    2.2.1 光学邻近校正  21-23
    2.2.2 移相掩模  23-24
    2.2.3 离轴照明  24-25
    2.2.4 次分辨率辅助技术  25-26
  2.3 纯光学模型和工艺模型  26-30
    2.3.1 纯光学模型  26-28
    2.3.2 光刻胶模型  28-29
    2.3.3 可变偏差模型  29-30
  2.4 本章小结  30-31
第3章基于卷积核的可制造性模型算法  31-43
  3.1 可制造性设计模型  31-34
    3.1.1 仿光刻模型  32-33
    3.1.2 光刻胶模型  33-34
  3.2 可制造性模型问题的问题描述  34-35
  3.3 可制造性模型算法求解  35-39
  3.4 基于最速下降法的可制造性模型算法的代码实现  39-41
  3.5 本章小结  41-43
第4章实验结果和算法分析  43-54
  4.1 实验过程与结果  43-45
  4.2 误差分析  45-48
  4.3 影响模型精度的因素分析  48-50
    4.3.1 卷积核矩阵大小对模型精度的影响  48-49
    4.3.2 输入版图数量对模型精度的影响  49-50
  4.4 可制造性模型算法优化  50-52
  4.5 本章小结  52-54
第5章总结和展望  54-56
参考文献  56-59
作者简历  59

描述集成电路制造过程基于卷积核的可制造性模型研究

内容摘要

全文目录

相似论文