学位论文 > 优秀研究生学位论文题录展示

基于SOPC的信号处理与传输模块——设计与实现

作　者: 高新平
导　师: 蔡征宇
学　校: 南京理工大学
专　业: 通信与信息系统
关键词: SOPC FFT NiosⅡ FPGA
分类号: TN911.72
类　型: 硕士论文
年　份: 2009年
下　载: 172次
引　用: 0次
阅　读: 论文下载

内容摘要

随着FPGA技术的不断发展和应用,使得电子设计规模和集成度不断的提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。新一代的FPGA甚至集成了中央处理器(CPU)或者数字处理器(DSP)内核,在一片FPGA上进行软硬协调设计,为实现片上可编程系统(SOPC,System On Programmable Chip)提供强大的硬件支持。SOPC是Altera公司提出来的一种灵活、高效的SOC解决方案。本课题正是基于SOPC技术,完成了微波干涉测速系统的设计,它具有实时性好、性价比高、体积小等特点。本论文重点介绍了测速系统数据处理原理并给出了在系统中对多普勒信号进行处理的具体方案。然后对本系统的两个关键模块——FFT模块和基于NiosⅡ的嵌入式系统进行设计。这两个关键模块都在FPGA芯片上实现的,其中FFT模块是以Altera的FFT IP核为核心,并在此基础上加入控制、缓冲等模块;嵌入式系统是以NiosⅡ软核为核心,并根据实际需要添加了存储器模块、FFT接口模块、通信模块等。本系统的功能实现都是靠中断触发的,包括CAN总线的中断和FFT模块的中断,所以本论文中还给出相关的中断服务例程及其流程图。经过对系统的反复调试和改进,结果表明该系统能够达到测量初速度的目的。

全文目录

摘要  3-4
Abstract  4-8
1 绪论  8-12
  1.1 概述  8-10
    1.1.1 FPGA技术发展概况  8-9
    1.1.2 SOC系统及SOPC技术发展概况  9-10
  1.2 本论文研究的意义和目的  10
  1.3 课题主要完成的工作及内容安排  10-12
2 基于Nios Ⅱ的嵌入式系统  12-19
  2.1 Nios Ⅱ处理器介绍  12-13
  2.2 Avalon总线概述  13-14
  2.3 HAL系统库概述  14-15
  2.4 Nios Ⅱ处理器系统的开发工具  15-17
    2.4.1 Quartus Ⅱ简介  15-16
    2.4.2 SOPC Builder简介  16-17
    2.4.3 IDE软件开发工具  17
  2.5 SOPC开发流程  17-18
  2.6 本章小结  18-19
3 多普勒信号在系统中的处理  19-28
  3.1 多普勒频率测速原理  19-21
  3.2 在系统中实现瞬时多普勒频率的估计  21-24
    3.2.1 短时傅里叶变换原理  21-22
    3.2.2 短时傅里叶变换在系统中的实现  22-23
    3.2.3 系统中实现对多普勒信号的频谱分析  23-24
  3.3 拟合外推模块在系统中的实现  24-27
    3.3.1 最小二乘法拟合原理  24-25
    3.3.2 在系统中实现最小二乘法拟合  25-27
  3.4 本章小结  27-28
4 基于FPGA的FFT算法的实现  28-47
  4.1 Cyclone Ⅲ系列FPGA简介  28-30
    4.1.1 I/O结构和特性  28-29
    4.1.2 内嵌存储器  29
    4.1.3 时钟网络和锁相环  29-30
  4.2 FFT算法在FPGA中的实现  30-41
    4.2.1 FFT算法简介  30-32
    4.2.2 FFT IPCORE的介绍  32-33
    4.2.3 FFT IPCORE生成流程  33-37
    4.2.4 FFT IP核资源占用情况与性能分析  37-41
  4.3 FFT模块的设计  41-46
    4.3.1 FFT IP核在系统中的配置  41-42
    4.3.2 FIFO宏模块在系统中的设置  42-43
    4.3.3 FFT IP核输入控制模块  43-44
    4.3.4 FFT IP核输出控制模块  44
    4.3.5 FFT模块总体设计框图与时序仿真图  44-46
  4.4 本章小结  46-47
5 基于Nios Ⅱ的嵌入式系统的关键模块设计  47-64
  5.1 处理器模块  48-49
    5.1.1 处理器的选择与设置  48-49
    5.1.2 处理器所完成的工作  49
  5.2 存储器模块  49-53
    5.2.1 片上存储器  49-50
    5.2.2 Flash存储器模块  50-51
    5.2.3 DDR SDRAM存储器模块  51-52
    5.2.4 对Flash和DDR SDRAM存储器的调试  52-53
  5.3 FFT接口模块  53-58
    5.3.1 PIO控制器的配置  54-55
    5.3.2 DMA控制器的配置  55-56
    5.3.3 PLL(锁相环)控制器的设置  56-57
    5.3.4 FFT模块中断服务例程  57-58
  5.4 CAN总线接口模块  58-59
    5.4.1 CAN总线接口硬件设计  58
    5.4.2 CAN总线接口模块中断服务例程  58-59
  5.5 其他模块  59-61
  5.6 嵌入式系统设计配置  61-62
  5.7 FPGA的配置模式  62
  5.8 本章小结  62-64
6 下载调试和结果分析  64-69
  6.1 在线调试流程  64-66
  6.2 微波干涉测速系统测速协议  66
  6.3 测速结果与分析  66-68
  6.4 调试与验证中出现的问题与处理方法  68-69
7 总结  69-70
致谢  70-71
参考文献  71-72

基于SOPC的信号处理与传输模块——设计与实现

内容摘要

全文目录

相似论文