学位论文 > 优秀研究生学位论文题录展示

基于双核处理器BF561的DSO软件设计关键技术研究

作　者: 黄华伟
导　师: 赖小红
学　校: 电子科技大学
专　业: 测试计量技术与仪器
关键词: 数字示波器 BF561 DSP Bootloader ISP VDSP
分类号: TP311.52
类　型: 硕士论文
年　份: 2009年
下　载: 44次
引　用: 2次
阅　读: 论文下载

内容摘要

示波器作为电子测量中最常见的仪器之一,被广泛应用于各个领域。随着电子技术的高速发展,数字示波器的测量能力和功能越来越强大,已经取代模拟示波器成为市场上的主流。而科技的发展,也使得工程师的测试工作越来越繁琐,任务越来越重,工程师更趋向于能够一次可以实现多测试功能,节省工作时间,提高工作效率的更多功能的示波器。而作为数字示波器的心脏-MCU,由于要完成越来越多的控制和运算功能,其性能直接关系着整个数字示波器的性能。本论文围绕“一款基于双核DSP处理器的2Gsps数字存储示波器软件设计关键技术研究”这一主题而展开,该示波器采用ADI公司BF561双核DSP处理器作为MCU,此芯片为一款功能强劲的对称多处理器(SMP),但是由于推出不久,相关设计资料相对较少。作者在本文中详细描述了基于该DSP芯片的数字存储示波器的一些关键的软件设计和实现。具体介绍了该2Gsps数字存储示波器系统软件的总体设计方案设计与实现,包括总体框架设计、VDSP下双核工程的建立方法和各种资源在双核中的分配;数字存储示波器的板级支持包(BSP)的设计和实现;数字存储示波器在系统编程(ISP)的设计和实现;数字存储示波器的显示模块设计和实现;各种外围接口特别是通讯接口的驱动设计和实现。其中,系统软件的总体设计方案、BSP设计、ISP设计以及网络接口模块设计为重点设计内容。本论文所涉及的相关设计已经全部在一款2Gsps示波器上成功实现。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章引言  9-13
  1.1 示波器发展概述  9-10
  1.2 课题背景  10-11
    1.2.1 国内的数字示波器现状  10
    1.2.2 双核DSP 处理器BF561 的引入  10-11
  1.3 论文的主要研究工作  11-13
第二章基于BF561 的软件设计方案  13-28
  2.1 硬件总体框架  13-14
  2.2 软件总体方案设计  14-16
  2.3 功能需求与设计目标  16-17
  2.4 VDSP4.5 下双核工程的建立方法及配置  17-18
  2.5 LDF 配置文件与双核工程中用户库的加入  18-19
  2.6 功能模块在双核中的分配  19-20
  2.7 地址空间结构和分配  20-22
  2.8 主要片上资源分配  22-28
    2.8.1 中断资源分配  23-25
    2.8.2 通用可编程IO 引脚分配  25-26
    2.8.3 Timer 资源分配  26-28
第三章基于BF561 的BSP 技术研究  28-36
  3.1 设计目标  28
  3.2 PLL 设置  28-31
    3.2.1 BF561 的时钟系统  28-29
    3.2.2 锁相环和时钟控制  29-31
    3.2.3 设置内核时钟和系统时钟  31
  3.3 EBIU 设置  31-34
    3.3.1 EBIU 概述  31-32
    3.3.2 SDRAM 控制器  32-34
    3.3.3 异步存储器控制器  34
  3.4 通用计时器的设计  34-35
  3.5 BF561 的BSP 设计应特别注意的问题  35-36
第四章基于BF561 的ISP 技术研究  36-47
  4.1 背景简介  36
  4.2 BF561 的引导过程  36-38
    4.2.1 引导模式  36-38
    4.2.2 本设计的启动加载过程  38
  4.3 LDR 文件格式和生成  38-39
  4.4 总体构架  39-41
    4.4.1 Bootloader 与用户程序  40
    4.4.2 网络通讯协议设计  40-41
  4.5 BOOTLOADER 设计  41-43
    4.5.1 主控制模块  42
    4.5.2 数据通讯模块  42
    4.5.3 NorFlash E28F128 驱动模块  42-43
    4.5.4 用户程序解析与加载启动模块  43
  4.6 ISP 上位机设计  43-45
    4.6.1 Labwindows/CVI 简介  44
    4.6.2 用户面板设计  44-45
  4.7 调试与实验  45-46
  4.8 结论  46-47
第五章基于BF561 的显示技术研究  47-61
  5.1 两种显示方案  47-49
  5.2 总体设计  49-51
  5.3 LCD 时序控制  51-52
  5.4 PPI 接口驱动设计  52-57
    5.4.1 PPI 传输模式和接口结构  52-54
    5.4.2 HD 信号的产生  54
    5.4.3 VD 信号的产生  54
    5.4.4 PPI 控制寄存器设置  54-55
    5.4.5 显示缓冲区的设计  55-56
    5.4.6 DMA 设置  56
    5.4.7 功能模块启动顺序  56-57
  5.5 绘图接口设计  57-58
  5.6 调试与实验  58-61
    5.6.1 PPI_DELAY 参数的确定  58
    5.6.2 显示缓冲区占空部分大小的确定  58-59
    5.6.3 SDRAM 读写冲突问题的解决  59
    5.6.4 加载速度过慢问题的解决  59-61
第六章基于BF561 的外围设备技术研究  61-77
  6.1 网络接口模块设计  61-71
    6.1.1 背景简述  61-62
    6.1.2 TCP/IP 协议栈简介  62-63
    6.1.3 总体设计方案  63-64
    6.1.4 uIP 协议栈的配置和主控制程序的实现  64-66
    6.1.5 应用处理程序  66-67
    6.1.6 DM9000A 驱动程序设计  67-69
    6.1.7 调试与实验  69-71
    6.1.8 结论  71
  6.2 UART 接口驱动设计  71-73
    6.2.1 BF561 中UART 的两种模式  72
    6.2.2 UART 接口驱动设计  72-73
    6.2.3 调试与实验  73
  6.3 FLASH 驱动设计  73-77
    6.3.1 地址空间  74
    6.3.2 功能函数设计  74-76
    6.3.3 调试与实验  76-77
第七章结论  77-78
致谢  78-79
参考文献  79-80
攻读硕士期间的研究成果  80-81

基于双核处理器BF561的DSO软件设计关键技术研究

内容摘要

全文目录

相似论文