学位论文 > 优秀研究生学位论文题录展示

基于ADSPTS201S的并行信号处理系统的设计与实现

作　者: 杨科技
导　师: 王伟
学　校: 国防科学技术大学
专　业: 信息与通信工程
关键词: 并行信号处理并行算法 ADSP TS201S 组网雷达数据关联数据融合
分类号: TN957.51
类　型: 硕士论文
年　份: 2011年
下　载: 19次
引　用: 0次
阅　读: 论文下载

内容摘要

组网雷达是当今雷达发展的一个重大趋势,对于提高系统的目标探测及抗干扰能力具有重要的意义。组网雷达对系统的信号处理能力提出了更高的要求。为了使组网雷达的生存能力有所提高以完成大规模的数据搜集及处理,其必须拥有强大的信号处理性能。因此,构建高性能信号处理系统,从而满足组网雷达的信号处理需求,是迫在眉睫的一项重要工作。并行信号处理技术是提高系统信号处理能力的重要途径,越来越广泛的应用于现代雷达和通信系统中。它可以提供强大的数字信号处理能力,在雷达信号处理领域的作用十分明显。通过使用多片高性能信号处理器构建扩展性强的并行处理系统,可以根据具体的算法改变系统结构,灵活配置系统资源,提高信号处理效率。本文基于多片ADSP TS201S对高速并行信号处理系统进行了设计和调试。在此基础上,将系统应用于组网雷达的信号处理领域,并进行了算法设计和任务分配。本文的主要工作包括以下几个方面:1、并行信号处理技术的研究及其应用。首先研究了并行信号处理系统中制约系统性能的主要因素;然后分析了分布式组网雷达数据处理技术;并且对航迹关联和融合算法进行了并行化处理和MATLAB仿真。通过对具体技术的研究,对硬件和软件设计都提出了多方面的要求。2、设计并实现了并行信号处理系统。通过使用多片ADSP TS201S芯片,硬件实现了并行信号处理系统,并完成了系统各模块间通信的调试。所设计并行信号处理系统具有大规模缓存、结构灵活、可扩展等特点。3、系统的工程应用。研究了分布式组网雷达的数据关联与融合算法,并在硬件系统中得到了应用。通过深入分析算法的并行结构,有效地进行了任务分割,使系统资源得到了充分利用。通过与仿真结果进行对比,表明并行处理技术在提高系统实时性方面有着较大优势。

全文目录

摘要  9-10
ABSTRACT  10-11
第一章绪论  11-16
  1.1 论文研究背景及意义  11-12
  1.2 并行处理系统的发展和现状  12-13
  1.3 数据融合技术的发展和现状  13-14
  1.4 论文的主要工作与结构安排  14-16
第二章并行处理技术及其在组网雷达中的应用  16-30
  2.1 并行信号处理技术与并行算法设计  16-17
    2.1.1 并行处理系统的效率问题研究  16-17
    2.1.2 并行算法的设计和实现方法  17
  2.2 分布式组网雷达数据处理技术分析  17-22
    2.2.1 分布式组网数据融合概述  17-18
    2.2.2 分布式组网雷达的目标跟踪算法  18-20
    2.2.3 分布式组网雷达的航迹关联算法  20-22
    2.2.4 分布式组网雷达的航迹融合算法  22
  2.3 航迹关联与融合算法的并行化及MATLAB 仿真  22-29
    2.3.1 航迹关联算法的并行化分析  22-24
    2.3.2 航迹融合算法的并行化分析  24-25
    2.3.3 航迹关联与融合算法的MATLAB 仿真  25-29
  2.4 小结  29-30
第三章基于ADSP TS201S 的硬件系统设计  30-39
  3.1 系统总体设计方案  30-33
    3.1.1 主要芯片选型  30-31
    3.1.2 单路信号处理通道的设计  31-32
    3.1.3 并行信号处理系统的设计  32-33
  3.2 主要模块的详细设计  33-38
    3.2.1 DSP 外围电路设计  33-35
    3.2.2 FPGA 大规模数据缓存器设计  35-36
    3.2.3 系统时钟设计  36-37
    3.2.4 系统电源设计  37-38
  3.3 小结  38-39
第四章系统通信模块的设计与实现  39-54
  4.1 基于MIG 工具的DDR2 SDRAM 接口设计  39-46
    4.1.1 MIG 控制器的操作时序  40-42
    4.1.2 基于MIG 的大规模数据缓存  42-46
  4.2 DSP 链路口通信接口调试  46-49
    4.2.1 ADSP TS201S 的链路口通信技术  46-47
    4.2.2 基于链路口DMA 的处理器间通信  47-49
  4.3 FPGA 采用双口RAM 实现与DSP 的数据通信  49-53
    4.3.1 DPS 外部总线数据传输  49-50
    4.3.2 FPGA 内部双口RAM 的实现  50-51
    4.3.3 通过双口RAM 实现DSP 与FPGA 的数据传输  51-53
  4.4 小结  53-54
第五章并行算法的设计和优化  54-66
  5.1 单通道信号处理系统的算法设计  54-57
    5.1.1 系统数据处理与传输能力分析  54-55
    5.1.2 算法的具体实现  55-56
    5.1.3 系统子模块程序流程图  56-57
  5.2 并行处理系统的算法设计  57-61
    5.2.1 通道间数据传输能力分析  57-58
    5.2.2 算法的具体实现  58-59
    5.2.3 系统子模块程序流程图  59-61
  5.3 系统性能分析及板卡实物图  61-65
    5.3.1 并行系统航迹融合结果  61-62
    5.3.2 并行处理系统性能对比  62-65
    5.3.3 信号处理板卡实物图  65
  5.4 小结  65-66
第六章结束语  66-67
致谢  67-68
参考文献  68-70
作者在学期间取得的学术成果  70

基于ADSPTS201S的并行信号处理系统的设计与实现

内容摘要

全文目录

相似论文