学位论文 > 优秀研究生学位论文题录展示

LXI 1GSPS AWG数字电路设计

作　者: 王小蓉
导　师: 田书林
学　校: 电子科技大学
专　业: 测试计量技术及仪器
关键词: 任意波形发生器 LXI总线 DDS技术数字系统
分类号: TN741
类　型: 硕士论文
年　份: 2011年
下　载: 39次
引　用: 0次
阅　读: 论文下载

内容摘要

任意波形发生器(Arbitrary Waveform Generator,AWG)是当今测试领域中一种重要的仪器,它可以按照用户的设定,产生多种频率、幅度可调的常规波形、调制波形,还能编辑多种任意波形。因此,被广泛应用于雷达,测试,通讯等领域。传统的任意波形发生器只完成波形产生的功能,随着计算机技术和网络技术的快速发展,人们对任意波形发生器提出了各种要求:远程控制、组建同步测试系统等。这就要求任意波形发生器具有和其它仪器统一、能接入网络的仪器接口,LXI(LAN Extensions for Instruments)总线标准是能完成上述要求的一类仪器接口总线。本论文研究基于DDS(Direct Digital Synthesize,直接数字合成)技术,符合LXI-A类标准的、采样率高达1GHz的模块化任意波形发生器数字部分,主要内容如下:(1)分析LXI 1GSPS(1GHz Samples Per Second) AWG数字部分的作用及相关功能,设计双DDS结构产生各种常规波形,任意波形、调频、调幅、FSK(Frequency-shift keying,频移键控)、PSK(Phase-shift keying,相移键控)等调制波形,实现任意波形互相调制,并对多种调制信号产生中的相关指标计算及分配方法进行了分析;(2)设计外部触发信号接收、调理模块,接收外部触发信号;设计触发功能实现模块,在接收到LXI触发、外部触发或者内部触发的时候,按要求产生指定波形,实现分布式系统中仪器之间的同步工作;(3)设计外部参考时钟自动检测模块,自动检测、接收外部参考时钟信号,作为产生系统采样时钟参考时钟输入;(4)针对设计指标中高速采样率的要求,分析多种提高波形取样速率方案的优缺点,选择并行存储方案,通过将从8片并行RAM中读取的数据在FPGA(Field-Programmable Gate Array,现场可编程门阵列)中合成两路,传送给DAC(Digital-to-Analog Converter,数模转换器),实现采样率为1GHz的高速数字波形合成;(5)对LXI 1GSPS任意波形发生器数字模块使用相关测试仪器和测试方法进行验证,通过对测试结果的分析,证明设计的有效性与实用性。

全文目录

摘要  4-6
ABSTRACT  6-8
目录  8-12
第一章绪论  12-18
  1.1 研究背景  12-14
  1.2 国内外研究现状及发展态势  14-15
  1.3 本论文任务  15-16
  1.4 本文章节安排  16-18
第二章方案设计  18-31
  2.1 数字电路总体方案  18-25
    2.1.1 DDS 波形合成方案  19-23
    2.1.2 LXI 接口电路方案  23-24
    2.1.3 触发功能模块方案  24-25
  2.2 DDS 子模块方案  25-30
    2.2.1 高速波形查找表方案  25-28
    2.2.2 高速数模转换模块方案  28-29
    2.2.3 时钟电路方案选择  29-30
  2.3 本章小结  30-31
第三章硬件系统设计  31-46
  3.1 硬件电路总体结构  31-32
  3.2 时钟电路设计  32-35
    3.2.1 DAC 内核时钟设计  32-34
    3.2.2 波形查找表时钟设计  34-35
  3.3 FPGA 外围电路实现  35-36
  3.4 高速波形查找表电路设计  36-38
    3.4.1 ZBT SRAM 基本原理与时序分析  37
    3.4.2 ZBT SRAM 电路设计  37-38
  3.5 高速数模转换模块设计  38-40
    3.5.1 AD9739 工作方式  39
    3.5.2 AD9739 时钟设计  39-40
  3.6 外部调制输入  40-41
  3.7 触发功能硬件实现  41-43
    3.7.1 LXI 触发功能  41-42
    3.7.2 外部触发实现  42-43
  3.8 其它模块设计  43-45
  3.9 本章小结  45-46
第四章 FPGA 逻辑电路设计  46-67
  4.1 CPU 接口模块设计  47-48
  4.2 高速累加器模块设计  48-52
  4.3 波形查找表电路设计  52-56
    4.3.1 ZBT SRAM 控制电路设计  52-54
    4.3.2 低速波形查找表设计  54-56
  4.4 并串转换模块设计  56-58
    4.4.1 输入时钟锁相环  56-57
    4.4.2 并串转换模块设置  57
    4.4.3 数据同步时钟的产生  57-58
  4.5 调制波形实现  58-65
    4.5.1 AM、FM 调制信号实现  58-59
    4.5.2 AM 实现过程  59-60
    4.5.3 FM 实现过程  60-63
    4.5.4 FSK 与PSK 实现  63-65
  4.6 触发功能逻辑实现  65-66
  4.7 本章小结  66-67
第五章调试方法及测试验证  67-72
  5.1 调试方法与验证  67-69
    5.1.1 电源电路调试  67-68
    5.1.2 时钟电路调试  68
    5.1.3 相位累加器模块调试  68
    5.1.4 ZBT SRAM 电路调试  68-69
    5.1.5 高速数模转换器调试  69
    5.1.6 LXI 触发功能调试  69
  5.2 测试方法与验证  69-71
    5.2.1 频率分辨率测试  69-70
    5.2.2 输出波形测试  70
    5.2.3 输出最高频率测试  70-71
  5.3 本章小结  71-72
第六章总结与展望  72-73
致谢  73-74
参考文献  74-76
攻硕期间取得的研究成果  76-77
附录  77-79

LXI 1GSPS AWG数字电路设计

内容摘要

全文目录

相似论文