学位论文 > 优秀研究生学位论文题录展示

基于VHDL的可编程逻辑器件虚拟实验平台的设计与实现

作　者: 刘宇环
导　师: 于俊清
学　校: 华中科技大学
专　业: 计算机技术
关键词: 虚拟实验平台可编程逻辑器件模拟技术编译器事件驱动模拟算法
分类号: TP311.52
类　型: 硕士论文
年　份: 2011年
下　载: 23次
引　用: 0次
阅　读: 论文下载

内容摘要

虚拟实验是指利用多媒体、仿真和虚拟现实等计算机技术实现一个虚拟实验环境,实验者以交互的方式进行实验操作,可以像在真实的环境中一样完成各种预定的实验项目。它提供与实际实验的操作方法相类似的实践体验,一定程度上解决了传统实验教学的时间限制、空间限制和资源限制等问题。论文主要研究基于VHDL的可编程逻辑器件虚拟实验平台的设计和实现方案。通过分析VHDL的可综合特性,提取出一个适用于虚拟实验平台的VHDL子集,给出基于VHDL的可编程逻辑器件虚拟实验平台设计方案。平台由VHDL程序翻译模块和模拟调度模块两个主要部分组成。翻译模块的核心是VHDL编译器,它将用户编写的VHDL源程序翻译转换为等价的C++语言描述,最终生成若干C++程序文件;模拟调度模块通过改进传统的事件驱动模拟算法,对翻译模块得到的C++文件进行动态调度,实现对静态电路描述的动态行为化模拟,最终生成一个链接库文件。将源电路的C++描述文件链接模拟调度库文件,经过C++编译器编译连接生成最终的可执行模拟程序。使用Flex Builder和VC++实现了一个B/S架构的可编程逻辑器件虚拟实验平台,通过典型实验样例对平台进行了验证。结果表明系统达到了预期设计要求,能够根据VHDL源程序输入建立正确的器件功能仿真模型,满足交互型可定制器件功能的虚拟实验平台的要求,满足可编程逻辑器件课程实验的应用需要。

全文目录

摘要  4-5
Abstract  5-8
1 绪论  8-14
  1.1 研究背景  8-9
  1.2 国内外研究现状  9-13
  1.3 主要研究工作  13-14
2 VHDL 模拟总体方案  14-26
  2.1 VHDL 仿真与综合  14-16
  2.2 VHDL 子集提取  16-23
  2.3 可编程逻辑器件虚拟实验平台方案  23-25
  2.4 本章小结  25-26
3 VHDL 翻译模块实现  26-39
  3.1 翻译模块设计方案  26-28
  3.2 翻译模块详细设计  28-31
  3.3 翻译模块实现  31-38
  3.4 本章小结  38-39
4 模拟调度模块实现  39-48
  4.1 模拟调度模块设计方案  39-42
  4.2 模拟调度模块详细设计  42-45
  4.3 模拟程序与用户界面交互  45-47
  4.4 本章小结  47-48
5 系统实现与实验结果分析  48-59
  5.1 可编程逻辑器件虚拟实验平台实现  48-53
  5.2 实验验证  53-58
  5.3 本章小结  58-59
6 总结与展望  59-61
  6.1 全文总结  59-60
  6.2 展望  60-61
致谢  61-62
参考文献  62-66
附录：四位移位寄存器VHDL 源程序  66

基于VHDL的可编程逻辑器件虚拟实验平台的设计与实现

内容摘要

全文目录

相似论文