学位论文 > 优秀研究生学位论文题录展示

面向ARM嵌入式系统的H.264解码研究

作　者: 黎单
导　师: 陈加忠
学　校: 华中科技大学
专　业: 计算机系统结构
关键词: H.264解码优化嵌入式系统硬件加速容错
分类号: TP368.1
类　型: 硕士论文
年　份: 2011年
下　载: 59次
引　用: 0次
阅　读: 论文下载

内容摘要

H.264视频压缩编码标准凭借着编码质量高,低码率,网络亲和性等特点在CMMB(China Mobile Multimedia Broadcasting)手机电视中获得应用,但手机的处理能力低,H.264解码的计算复杂度高,如何在ARM嵌入式系统中实现实时H.264解码成为近年来的研究热点。H.264解码的主要过程为熵解码,重排序,反量化反变换,帧内预测,帧间预测,去块效应滤波以及参考帧管理等,通过对各个功能模块进行分析,然后结合ARM嵌入式系统的结构特点,提出了H.264解码软件优化和H.264解码硬件加速两种方法。H.264解码的软件优化方法通过三种方式来提高解码速度:一是对插值操作和去块效应滤波进行算法优化,二是对宏块间数据的拷贝操作进行汇编优化,三是减少访存操作和条件分支的代码优化。此外,提出了一些容错处理方法,增强H.264解码的健壮性。实验结果表明,软件优化后的H.264解码器在528MHz主频的ARM嵌入式系统中能实现QVGA(320×240)视频序列的实时H.264解码,并保证较高的解码质量。H.264解码的硬件加速优化方法将负责解码条带数据的功能模块进行硬件化,主要包括比特流解析,反量化反变换,帧内预测,帧间预测,去块效应滤波五个硬件功能单元,而软件负责解码序列参数集,图像参数集,条带头部数据和参考帧管理,软硬件通过接口进行交互。与只将帧间预测或去块效应滤波硬件化相比,虽然设计的H.264解码硬件模块的复杂度和成本更高,但该硬件模块能实现QVGA视频序列实时解码,因而能应用于CMMB手机电视信号解码。

全文目录

摘要  4-5
ABSTRACT  5-8
1 绪论  8-13
  1.1 国内外研究概况  8-10
  1.2 视频质量评价标准  10-11
  1.3 本文的研究工作  11-12
  1.4 本文的主要结构  12-13
2 H.264 解码技术和ARM 嵌入式系统  13-24
  2.1 H.264 的基本解码框架  14-15
  2.2 H.264 解码算法的核心技术  15-22
  2.3 ARM 嵌入式系统  22-23
  2.4 本章总结  23-24
3 ARM 嵌入式系统上的H.264 解码软件优化  24-34
  3.1 H.264 解码器的选择  24
  3.2 H.264 解码器的优化  24-31
  3.3 H.264 解码的容错处理  31-33
  3.4 本章总结  33-34
4 基于硬件加速的H.264 解码设计  34-46
  4.1 H.264 解码的软硬件划分  34-35
  4.2 H.264 解码的硬件加速模块的结构  35-43
  4.3 H.264 解码的软硬件接口  43-45
  4.4 本章总结  45-46
5 H.264 解码器的性能分析  46-51
  5.1 软件优化后的H.264 解码器性能分析  46-50
  5.2 基于硬件加速的H.264 解码器性能分析  50
  5.3 本章总结  50-51
6 全文总结  51-53
  6.1 本文工作总结  51-52
  6.2 进一步的研究工作  52-53
致谢  53-54
参考文献  54-58

面向ARM嵌入式系统的H.264解码研究

内容摘要

全文目录

相似论文