学位论文 > 优秀研究生学位论文题录展示

PXI示波器DDR SDRAM控制器的设计

作　者: 蔡大伟
导　师: 许洪光
学　校: 哈尔滨工业大学
专　业: 信息与通信工程
关键词: DDR SDRAM 控制器 VHDL FPGA
分类号: TP333
类　型: 硕士论文
年　份: 2011年
下　载: 68次
引　用: 0次
阅　读: 论文下载

内容摘要

存储器的性能在很多数字化系统中占据着重要的地位,是决定系统性能的关键之一。DDR SDRAM具有容量大、读写速度快、运行稳定性强、技术成熟以及高性价比等优点,得到了广泛的应用。因而对DDR SDRAM存储控制器的研究具有重要的意义。本文研究设计的DDR SDRAM控制器主要应用于PXI高速虚拟数字示波器。由于该示波器对数据的存取速度有着很高的要求,读写速度要求达到2Gbyte/s。虽然DDR SDRAM可以进行高速数据的读写,但是由于本身时序及控制操作的复杂性,要想达到2Gbyte/s的读写速度,就对控制器的设计提出了更高的要求。传统的DDR SDRAM控制器一般采用MCU,DSP实现,由于它们本身集成的资源有限,对于设计复杂的数字系统,实现高速存储就会很困难。为了达到2Gbyte/s的读写速度,本文提出了新的控制器设计思想,即用FPGA对DDR SDRAM的四个BANK进行循环控制,同一时刻保证会有一个BANK是在存取数据,通过对四片DDR SDRAM同时进行如上操作,进而达到2Gbyte/s的数据读写速率。本文主要进行了如下工作,首先对DDR SDRAM控制器设计的基本理论和关键技术进行了研究和分析。并对DDR SDRAM的控制器的硬件部分进行了设计实现。接着对DDR SDRAM控制器的控制部分用硬件描述语言VHDL,采用自顶向下(Top-To-Down)的设计思想和模块化的设计方法,对控制器进行模块化设计,最后对设计进行仿真,并对硬件电路进行了测试验证。验证得到的信号仿真波形显示本控制器的设计满足本设计系统的需要。

全文目录

摘要  4-5
Abstract  5-8
第1章绪论  8-11
  1.1 引言  8
  1.2 内存的发展历史  8-9
  1.3 DDR SDRAM 存储控制器国内外研究现状  9-10
  1.4 课题研究的意义及应用背景  10
  1.5 本文主要研究内容  10-11
第2章 PXI 示波器DDR SDRAM 控制器设计基础  11-22
  2.1 虚拟示波器  11-13
    2.1.1 虚拟仪器发展现状及介绍  11-12
    2.1.2 虚拟示波器的技术指标  12-13
  2.2 DDR SDRAM 研究  13-16
    2.2.1 DDR SDRAM 的基本特点  13-14
    2.2.2 DDR SDRAM 的基本操作  14-16
  2.3 FPGA 及VHDL 语言  16-21
    2.3.1 FPGA 的基本组成  17-18
    2.3.2 FPGA 设计的基本流程  18-19
    2.3.3 硬件描述语言VHDL 的特点及基本结构  19-20
    2.3.4 硬件描述语言的设计思想  20-21
  2.4 本章小结  21-22
第3章 DDR SDRAM 控制器关键技术及硬件实现  22-35
  3.1 引言  22
  3.2 DDR SDRAM 命令控制  22-25
  3.3 时钟控制  25-26
    3.3.1 DDR SDRAM 时钟控制  25-26
    3.3.2 DDR SDRAM 控制器时钟控制  26
  3.4 刷新控制  26-29
    3.4.1 DDR SDRAM 内部刷新电路  26-28
    3.4.2 DDR SDRAM 控制器刷新控制  28-29
  3.5 DDR SDRAM 控制器外围硬件电路设计  29-32
    3.5.1 控制器数据输入电路设计  29
    3.5.2 控制器时钟输入电路设计  29-30
    3.5.3 控制器电源电路设计  30-32
  3.6 DDR SDRAM 电路布局布线设计  32-34
    3.6.1 DDR SDRAM 印制电路板叠层设计  32-33
    3.6.2 DDR SDRAM 信号分组布线  33-34
  3.7 本章小结  34-35
第4章 DDR SDRAM 控制器设计  35-49
  4.1 DDR SDRAM 控制器设计框图  35-36
  4.2 DDR SDRAM 控制器命令接口  36-40
  4.3 DDR SDRAM 控制器模块化设计  40-45
    4.3.1 控制接口模块  41-42
    4.3.2 数据通道模块  42-43
    4.3.3 命令模块  43-45
  4.4 DDR SDRAM 控制器状态转换机设计实现  45-48
    4.4.1 初始化状态机实现  46-47
    4.4.2 连续读写状态机实现  47-48
  4.5 本章小结  48-49
第5章 DDR SDRAM 控制器硬件电路仿真验证  49-56
  5.1 引言  49
  5.2 开发及验证工具  49-51
    5.2.1 QuartusII 开发平台简介  49-50
    5.2.2 功能及时序仿真及SignalTapII 逻辑仿真器  50-51
    5.2.3 硬件平台下载配置设置  51
  5.3 仿真硬件平台  51-52
  5.4 仿真结果及分析  52-55
  5.5 本章小结  55-56
结论  56-57
参考文献  57-61
致谢  61

PXI示波器DDR SDRAM控制器的设计

内容摘要

全文目录

相似论文