学位论文 > 优秀研究生学位论文题录展示

基于数据重用机制的超标量处理器分支预测研究

作 者: 焦平
导 师: 李静梅
学 校: 哈尔滨工程大学
专 业: 计算机系统结构
关键词: GAs两级动态分支预测 Loop检测器 B-Cache SimpleScalar SPEC 95
分类号: TP332
类 型: 硕士论文
年 份: 2010年
下 载: 22次
引 用: 1次
阅 读: 论文下载
 

内容摘要


最近的几十年,为了提高处理器性能,流水线被设计得越来越深,越来越宽。但是,由于程序设计中普遍使用的分支指令存在着执行行为的不确定性,处理器往往会因整条流水线停顿等待分支指令的执行结果,从而降低处理器执行效率。因此,针对分支指令优化的一种技术——流水线分支预测技术,逐渐崭露头角,各种先进的分支预测机制也逐渐被提出。如何提高分支预测的精度则成为该领域专家们研究的主要方向。针对目前超标量处理器中分支预测器预测精度的问题,近两年国外某些研究人员和机构开始对处理器中数据重用技术进行研究。旨在重用程序在执行过程中产生的指令和计算数据冗余信息,提高分支预测精度,降低处理器功耗。而研究成果表明,合理利用数据重用技术不仅可以提高处理器性能,而且能够降低处理器功耗。本文首先介绍了超标量处理器、分支预测技术和数据重用理论的研究现状和发展趋势。在配置了GAs型两级动态分支预测器的五级超标量SimpleScalar仿真平台后,利用SimpleScalar工具对已有SPEC 95标准测试集进行实验数据分析,发现标准测试集中不仅存在着一定的数据可重用,而且,目前所采用的预测恢复机制会带来额外的时钟周期损失。因此,本文利用数据重用机制对这两个问题研究分析后,提出一种Loop检测器及B-Cache(Branch Cache)预测失误恢复器设计方案,即构建了一种基于数据重用机制的超标量处理器分支预测器理论模型。为验证所建立的模型,在分析SimpleScalar仿真平台源代码后,对Sim_Outorder仿真器文件程序进行了修改,最终实现了B-Cache预测失误恢复器处理机制。而验证结果表明Loop检测器可以避免处理器对程序中大量存在的Loop型程序代码的重复译码。而B-Cache预测失误恢复机制的加入使预测失误后,恢复流水线仅仅需要一个时钟周期,与以往的预测失误恢复机制相比节省了大量的时钟周期。

全文目录


摘要  5-6
Abstract  6-10
第1章 绪论  10-17
  1.1 课题研究背景及意义  10-11
  1.2 国内外研究现状  11-15
  1.3 论文的主要工作  15-16
  1.4 论文的组织结构  16-17
第2章 超标量处理器分支预测技术研究  17-27
  2.1 超标量处理器研究  17-20
    2.1.1 超标量处理器典型结构  17
    2.1.2 超标量主要技术  17-20
  2.2 分支预测技术研究  20-26
    2.2.1 简单静态分支预测  20-21
    2.2.2 简单动态分支预测  21
    2.2.3 基于历史的两级分支预测  21-23
    2.2.4 组合分支预测器  23
    2.2.5 分支预测应用  23-26
  2.3 本章小结  26-27
第3章 实验分析  27-34
  3.1 SimpleScalar  27-29
  3.2 SPEC  29-30
  3.3 两级动态分支预测器预测精度分析  30-33
    3.3.1 基准测试程序中Loop 型程序  30-31
    3.3.2 两级分支预测器性能测试  31-33
  3.4 本章小结  33-34
第4章 超标量处理器分支预测模型设计  34-43
  4.1 数据重用机制的研究  34-36
    4.1.1 数据重用原理  34-35
    4.1.2 数据重用前景  35-36
  4.2 新型超标量处理器模型  36
  4.3 Loop 检测器结构设计  36-40
  4.4 B-Cache 预测失误恢复器  40-42
  4.5 本章小结  42-43
第5章 模型实现及验证  43-57
  5.1 Sim_Outorder 分析  43-48
  5.2 Loop 检测器  48
  5.3 B-Cache 预测失误恢复器实现  48-54
  5.4 模型验证测试及结果分析  54-56
  5.5 本章小结  56-57
结论  57-59
参考文献  59-62
攻读硕士学位期间发表的论文和取得的科研成果  62-63
致谢  63

相似论文

  1. 基于函数动态重用的处理器性能优化研究,TP332
  2. 面向存储器完整性验证的Cache设计,TP332
  3. 高性能微处理器RTL级和体系结构级低功耗设计关键技术研究,TP332
  4. YHFT-Matrix DSP取指部件设计实现与多指令流扩展,TP368.1
  5. 全IP宽带移动P2P网络关键技术研究,TN915.02
  6. 嵌入式MIPS微处理器设计,TP332
  7. 基于P2P Cache技术的互联网优化方案设计,TP393.02
  8. P2P技术在互联网中的应用研究,TP393.02
  9. 网络存储阵列中CACHE的设计,TP333
  10. 处理器性能分析模型研究,TP332
  11. 多核环境Cache一致性协议研究,TP332
  12. Ultra 160 SCSI磁盘阵列的分析与设计,TP333
  13. Glibc库在龙芯2F上的优化,TP316.81
  14. 基于多核的虚拟机内协作Cache相关问题研究,TP332
  15. 带cache的语义web服务发现研究,TP393.09
  16. 计算机体系结构模拟器的设计与实现,TP337
  17. 芯片多线程处理器线程调度的性能测试与优化研究,TP332
  18. CC-NUMA系统中Cache一致性协议模拟验证方法研究,TP306
  19. Cache一致性协议模型检验的抽象研究,TP332
  20. 嵌入式处理器中Cache的研究与设计,TP332
  21. 基于NAND闪存的固态盘关键技术研究,TP333

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机(不连续作用电子计算机) > 运算器和控制器(CPU)
© 2012 www.xueweilunwen.com