学位论文 > 优秀研究生学位论文题录展示

基于FPGA的雷达信号测频系统研究

作　者: 田京京
导　师: 江建军
学　校: 华中科技大学
专　业: 微电子学与固体电子学
关键词: 数字频率测量 FPGA 瞬时自相关相位测频 FFT-Rife测频
分类号: TN957.51
类　型: 硕士论文
年　份: 2011年
下　载: 42次
引　用: 0次
阅　读: 论文下载

内容摘要

数字测频系统作为电子侦察接收机中的重要部分,受到了越来越多的关注。目前数字测频系统中应用的数字处理芯片(如DSP)在处理能力上难以适应高速A/D芯片的发展。因此,基于FPGA硬件并结合并行信号处理方式,研究适应A/D芯片高速信号处理的技术,对数字测频系统的研究和应用,将具有非常重要的价值。本文将主要研究FPGA算法设计和FPGA硬件实现,其研究结果如下。为满足数字测频系统对速度和精度的综合要求,研究了基于瞬时自相关理论的信号检测和相位测频算法、以及FFT-Rife精确测频算法,并分别对算法进行了优化设计。首先采用瞬时自相关运算的核心方法进行实现,有效地满足了数字测频系统对速度的要求。然后采用相位测频和FFT-Rife频率测量相结合的算法,实现了数字频率测量的功能,数字测频的仿真结果表明相位测频的运算量小,测频速度快,但是在信号信噪比比较低的情况下,频率测量的结果准确度不高;而FFT-Rife频率测量算法虽然能够得到准确度较高的频率估计值,但是其运算量大,速度不如相位测频。由此可见,利用相位测频和FFT-Rife算法相结合的方法,可以使系统在速度和精度上得到平衡效果。为在硬件FPGA上实现数字测频系统的算法,可采用Verilog HDL语言编程实现系统数字测频功能。由于FPGA具有并行运算能力和Verilog HDL语言使用并行流程,将瞬时自相关算法分路并行运算,大大提高了数字测频系统的速度。同时,充分利用FPGA自带的数字信号处理的IP核可复用技术,实现了幅度值运算和FFT变换,节省了系统开发时间。本数字测频系统的算法设计与FPGA硬件实现,将给未来智能吸波结构研究中控制模块的设计与优化奠定一定的技术基础。

全文目录

摘要  4-5
Abstract  5-9
1 绪论  9-16
  1.1 研究背景和目的  9-10
  1.2 国内外研究概况  10-14
  1.3 研究内容  14
  1.4 本文结构  14-16
2 雷达信号测频的算法设计  16-40
  2.1 雷达信号及其频谱  16-25
  2.2 雷达信号的离散形式  25-26
  2.3 快速傅里叶变换（FFT）  26-27
  2.4 信号的自相关检测  27-34
  2.5 频率测量  34-39
  2.6 本章小结  39-40
3 系统的FPGA 硬件实现  40-57
  3.1 系统整体框架  40-41
  3.2 瞬时自相关处理模块  41-51
  3.3 复数的求模运算  51-52
  3.4 门限检测  52-54
  3.5 相位测频  54
  3.6 实现FFT  54-55
  3.7 Rife 估计算法  55-56
  3.8 本章小结  56-57
4 研究结果及分析  57-68
  4.1 相位频率测量  57-65
  4.2 FFT-Rife 频率测量  65-67
  4.3 本章小结  67-68
5 总结和展望  68-70
  5.1 总结  68-69
  5.2 展望  69-70
致谢  70-71
参考文献  71-75
附录攻读硕士学位期间发表论文目录  75

基于FPGA的雷达信号测频系统研究

内容摘要

全文目录

相似论文