学位论文 > 优秀研究生学位论文题录展示

低功耗高稳定时钟晶振芯片的研究与与设计

作　者: 陈红梅
导　师: 徐静平
学　校: 华中科技大学
专　业: 微电子学与固体电子学
关键词: Pierce 晶体振荡器低功耗高稳定性 CMOS工艺
分类号: TN752
类　型: 硕士论文
年　份: 2011年
下　载: 58次
引　用: 0次
阅　读: 论文下载

内容摘要

在众多获取频率源的方法中,石英晶体振荡器因具有高的品质因素,能精确定义谐振频率(resonant frequency),提供系统标准参考源(reference source),因而得到了广泛的应用。晶体振荡器常常作为系统实时时钟,低功耗、高稳定性成为其设计首要考虑的要点。本课题基于CMOS工艺,设计了一款低功耗、高稳定时钟晶振芯片。利用使能电路对整体电路进行控制,芯片工作在两种模式下:一种是正常工作模式,输出标准频率源信号;另一种为低功耗模式,输出高阻态,使能控制关断大部分电路,只有非常小的漏电流存在,大大地降低了功耗。晶体振荡器频率受电源电压影响严重,设计了电源电压稳定电路为振荡器提供稳定工作电压,提高了输出信号稳定性;为提高电路带负载能力,设计了高性能输出缓冲电路,对输出方波进行放大整形,提高了输出信号的准确性;为适应不同频率信号的需求,设计了分频电路,实现?0,?0/2,?0/4,?0/8(?0为晶振谐振固有频率)四种频率信号输出;对电路中关键的节点设计了保护电路,同时在进行版图设计时,充分考虑高频信号之间的耦合作用和高频器件的布局,降低了电路的噪声干扰,提高输出频率源的准确性。在完成电路原理分析及子模块设计的基础上,对整体电路进行了功能仿真及性能模拟,并利用Cadence的Virtuoso工具进行了整个版图的设计与验证,最后进行流片测试。测试结果表明,和传统结构相比,功耗降低了60%,频率稳定度提高了10倍,达到最初的设计要求。

全文目录

摘要  4-5
ABSTRACT  5-8
1 绪论  8-14
  1.1 研究背景  8
  1.2 石英晶体的主要参数  8-10
  1.3 石英晶体振荡器发展种类及特点  10-12
  1.4 课题研究内容  12-13
  1.5 论文结构安排  13-14
2 石英晶体的阻抗特性及起振原理分析  14-28
  2.1 石英晶体的工作原理  14-15
  2.2 石英晶体的阻抗特性  15-19
  2.3 石英晶体振荡器起振原理  19-26
  2.4 本章小结  26-28
3 低功耗高精度时钟芯片的设计  28-46
  3.1 芯片的描述  28-30
  3.2 振荡器电路设计  30-36
  3.3 振荡器输出缓冲电路  36-38
  3.4 使能控制电路  38-41
  3.5 CMOS 分频器电路  41-43
  3.6 输出缓冲电路  43-44
  3.7 本章小结  44-46
4 芯片整体电路仿真与版图设计  46-57
  4.1 芯片整体结构  46-47
  4.2 芯片整体仿真  47-51
  4.3 版图设计与后仿真  51-56
  4.4 本章小结  56-57
5 芯片测试与结果分析  57-66
  5.1 芯片电学特性测试  57-62
  5.2 芯片温度特性测试  62-65
  5.3 本章小结  65-66
6 总结与展望  66-68
致谢  68-69
参考文献  69-73
附录作者在攻读硕士学位期间发表的论文  73

低功耗高稳定时钟晶振芯片的研究与与设计

内容摘要

全文目录

相似论文