学位论文 > 优秀研究生学位论文题录展示

JPEG2000解码系统的FPGA实现

作　者: 曾昭贵
导　师: 朱红
学　校: 西安电子科技大学
专　业: 测试计量技术及仪器
关键词: 图像压缩 JPEG2000 EBCOT FPGA
分类号: TN919.81
类　型: 硕士论文
年　份: 2006年
下　载: 17次
引　用: 3次
阅　读: 论文下载

内容摘要

现有的关于新一代静止图像压缩标准JPEG2000的硬件实现方案,主要是讨论编码器的设计。然而,由于存在位平面扫描和算术解码器MQ之间高度耦合以及小波系数重建等问题,在实时高速图像压缩系统实现时,编码器实现需要突破的关键技术只是解码器的一个子集。为此,本文从JPEG2000解码器的FPGA实现出发对JPEG2000标准中的关键技术进行研究。EBCOT是JPEG2000的核心编码算法,它和离散小波变换共同作用,造就了JPEG2000标准的优越性能。然而,EBCOT的Tier-1是基于位平面比特级的运算,计算密集、控制复杂、时间消耗大,成为JPEG2000编码器和解码器硬件实现的共同瓶颈。故在FPGA等硬件实现中,EBCOT Tier-1的优化特别是其位平面扫描算法的改进是关键。本论文对JPEG2000标准中的位平面扫描编码进行了深入的研究,结合高速图像数据实时压缩技术的应用,从减少扫描和数据读取时间冗余出发,提出了“基于组点跳跃的JPEG2000位平面扫描方案”。该方案被同时应用于JPEG2000的编码和解码系统的FPGA设计中。解码器设计中EBCOT位平面扫描和小波系数重建实行流水分离,使得该解码器整体设计合理,满足高速实时图像通信的要求。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-11
  1.1 引言  7-8
  1.2 论文研究的意义  8
  1.3 研究工作概要及论文安排  8-11
    1.3.1 主要工作  8-9
    1.3.2 论文章节安排  9-11
第二章 JPEG2000标准概述  11-25
  2.1 JPEG2000的特点  12-13
  2.2 JPEG2000编解码流程  13-14
  2.3 预处理  14-16
    2.3.1 分块  14-15
    2.3.2 直流电平偏移  15
    2.3.3 分量变换  15-16
  2.4 JPEG2000压缩过程  16-24
    2.4.1 小波变换  16-18
    2.4.2 量化  18
    2.4.3 率控制  18
    2.4.4 EBCOT算法  18-24
  2.5 本章小结  24-25
第三章 EBCOT位平面扫描方案研究概述  25-33
  3.1 EBCOT扫描提速须解决的两个问题  25-26
    3.1.1 三个过程分布的特点  25-26
    3.1.2 两个问题  26
  3.2 现存的几种EBCOT扫描提速方案  26-30
    3.2.1 基于列的点跳跃  26-27
    3.2.2 基于组的跳跃  27-28
    3.2.3 基于多级查询表的优化方法  28-29
    3.2.4 基于过程的跳跃(Pass Skipping)  29
    3.2.5 基于码块并行的加速方案  29-30
    3.2.6 基于过程并行的加速方案  30
    3.2.7 基于位平面并行的加速方案  30
  3.3 基于组点跳跃的EBCOT位平面扫描方案  30-32
    3.3.1 基于组的点跳跃扫描模板  30-31
    3.3.2 组间流水操作  31-32
  3.4 本章小结  32-33
第四章基于组点跳跃位平面扫描方案的FPGA设计  33-51
  4.1 扫描模块编码硬件实现框架  33-34
  4.2 外部RAM取数模块  34-40
    4.2.1 小波变换结果组织  34-35
    4.2.2 小波系数读控制模块  35-37
    4.2.3 小波系数单路读操作  37-39
    4.2.4 小波系数的再组织  39-40
  4.3 位平面扫描编码模块  40-49
    4.3.1 模块架构  40-41
    4.3.2 位平面扫描编码控制模块  41-42
    4.3.3 重要性传播过程  42-45
    4.3.4 幅值精炼过程  45-46
    4.3.5 清理过程  46-49
  4.4 模块性能参数  49
    4.4.1 外部RAM取数模块性能参数  49
    4.4.2 位平面扫描编码模块性能参数  49
  4.5 本章小结  49-51
第五章 JPEG2000解码系统的FPGA设计  51-61
  5.1 解码系统FPGA模块框架  51-52
  5.2 解包与数据缓冲模块  52-54
    5.2.1 码流输入  52
    5.2.2 码流数据缓冲设计  52-54
  5.3 位平面扫描和算术解码器MQ设计  54-58
    5.3.1 模块架构  54
    5.3.2 重要性过程解码设计  54-56
    5.3.3 幅值精炼过程解码设计  56-57
    5.3.4 清理过程解码设计  57-58
  5.4 解码系数重建和更新模块  58-60
    5.4.1 小波系数内部缓存结构  58-59
    5.4.2 重建与更新时序  59-60
  5.5 解码系统性能  60
  5.6 本章小结  60-61
结束语  61-63
致谢  63-65
参考文献  65-67
在读期间研究成果  67-68

JPEG2000解码系统的FPGA实现

内容摘要

全文目录

相似论文