学位论文 > 优秀研究生学位论文题录展示

H.264硬件编码器的关键技术和DSP转码器实现

作　者: 魏鼎力
导　师: 杨华中
学　校: 清华大学
专　业: 电子科学与技术
关键词: H.264编码器变换量化 CAVLC 实时转码器
分类号: TN919.81
类　型: 硕士论文
年　份: 2008年
下　载: 116次
引　用: 1次
阅　读: 论文下载

内容摘要

为了满足人们对大尺寸、高清晰视频节目不断增长的需求,高清晰数字电视(HDTV)的普及已经是箭在弦上的事情。新一代视频编码标准H.264由于压缩性能出众、编码图像质量高而特别适合于作为HDTV的信源压缩编码标准,然而H.264巨大的编码复杂度束缚了它前进的脚步。大尺寸视频实时编码对数据吞吐率要求极高,因此,用专用集成电路实现H.264硬件编码器是一条必由之路。本文将研究的重点集中在H.264编码器的变换编码部分和熵编码部分。设计时探究了高效的实现算法,大量采用并行技术和流水线技术,最终设计得到的编码器中的变换量化模块、反量化反变换模块、基于上下文自适应的变长编码(CAVLC)模块在SMIC 0.18μm CMOS工艺下进行了综合,并用VCS进行了门级验证。三个模块功能正确,数据吞吐率完全符合实时处理HDTV格式视频(1920×1088@30fp)的要求。针对以往设计没能充分利用块系数分布统计信息的缺憾,本文设计了一种基于块系数特征的反量化反变换模块。该模块将反量化和反变换过程融为一体,并以极低的资源代价同时实现了4×4整数反离散余弦变换、4×4亮度直流块和2×2色度直流块的反哈达玛变换。模块整体性能较以往结构提高35.9%。为了突破以往CAVLC硬件实现时的数据吞吐率瓶颈,本文提出了一种高度并行、双层流水的CAVLC编码模块。该模块将以往的串行扫描过程改为四路并行扫描,同时利用FIFO平均每级流水的处理延时,使整个流水线高效率地运行。整个设计的数据吞吐率提高到以往结构的3.46倍,甚至可以实时处理数字影视格式(4096×2048 @30fp)的视频。为了使H.264编码得到的电视节目能在许多现有的H.263多媒体终端设备上播放,本文还设计了基于DSP的H.264到H.263实时转码器。新转码器把改进的重点放在使用运动向量、参考帧等编码信息降低转码的运算复杂度上,得到了一种计算和存储资源耗费都很少的转码结构。该转码器结构在TMS320DM642评估板上得到了优化实现,经测试,其转码速度达到了实时要求,转码图像的主观和客观质量也没有显著的下降,因而具有很好的实用价值。

全文目录

摘要  3-5
Abstract  5-12
第1章引言  12-22
  1.1 视频编码标准的发展及H.264 的诞生  12-15
  1.2 H.264 的编码框架和主要技术  15-18
    1.2.1 帧间预测  16-17
    1.2.2 帧内预测  17
    1.2.3 变换量化  17
    1.2.4 熵编码  17
    1.2.5 环路滤波  17-18
  1.3 H.264 编码器硬件实现  18-19
  1.4 选题意义和研究内容  19-21
  1.5 论文结构安排  21-22
第2章 H.264 变换编码的硬件设计与实现  22-44
  2.1 H.264 变换编码的原理  22-25
  2.2 H.264 变换编码的ASIC 实现方法  25-27
  2.3 基于块系数特征的新型反量化反变换算法设计  27-31
  2.4 基于块系数特征的新型反量化反变换硬件结构设计  31-36
  2.5 仿真验证结果和综合性能比较  36-41
    2.5.1 仿真验证方法  36-37
    2.5.2 反量化反变换模块综合性能  37-38
    2.5.3 与其他设计的性能比较  38-41
  2.6 H.264 变换量化模块的硬件实现结构  41-43
  2.7 本章小结  43-44
第3章 CAVLC 编码器的硬件设计与实现  44-62
  3.1 H.264 熵编码的原理  44-45
  3.2 现有的CAVLC 硬件实现方法  45-47
  3.3 高度并行、双层流水的新型CAVLC 编码器设计  47-59
    3.3.1 CAVLC 编码器数据吞吐率提高的瓶颈  47-48
    3.3.2 高度并行双层流水的新型CAVLC 编码器的整体结构  48-50
    3.3.3 四路并行的扫描统计模块  50-52
    3.3.4 相邻块系数数目预测模块  52-53
    3.3.5 两路并行幅值编码模块  53-55
    3.3.6 Coeff_token、TotalZeros、Run_before 编码模块  55-56
    3.3.7 码流封装模块  56-57
    3.3.8 流水规划和FIFO 的设计  57-59
  3.4 综合仿真结果以及与其他设计的比较  59-61
  3.5 本章小结  61-62
第4章基于DSP 的H.264 到H.263 实时转码器设计  62-74
  4.1 H.264 到H.263 的转码背景  62
  4.2 各种转码技术  62-64
  4.3 新型H.264 到H.263 的转码结构设计  64-67
  4.4 基于DSP 的转码优化实现  67-72
    4.4.1 TMS320DM642平台简介  68-69
    4.4.2 整体优化流程  69-70
    4.4.3 基于DSP 的转码器的三种主要优化技术  70-72
  4.5 转码性能与测试结果  72-73
  4.6 本章小结  73-74
第5章结论  74-76
参考文献  76-80
致谢  80-81
个人简历、在学期间发表的学术论文与研究成果  81

H.264硬件编码器的关键技术和DSP转码器实现

内容摘要

全文目录

相似论文