学位论文 > 优秀研究生学位论文题录展示

LTE系统Turbo编译码器的FPGA设计与实现

作　者: 张冬菲
导　师: 范平志
学　校: 西南交通大学
专　业: 通信与信息系统
关键词: Turbo码 LTE MAX-LOG-MAP译码 FPGA 分块并行滑动窗交织地址计算
分类号: TN791
类　型: 硕士论文
年　份: 2009年
下　载: 362次
引　用: 1次
阅　读: 论文下载

内容摘要

Turbo码以其优异性能,在各类无线通信系统中得到了广泛应用,也是LTE通信系统的信道编码方案之一。然而,由于其迭代译码的复杂性,实现时必须综合考虑复杂度、时延及性能三者之间的折中关系,尤其在信息速率高达上百兆的情况下,高速Turbo码编译码尤为重要。本文在对Turbo码算法性能分析的基础上,着重研究了LTE通信系统Turbo码的编译码算法与FPGA实现技术。本文首先分析了LTE通信系统Turbo码编译码算法和相关技术,然后将问题定位于如何利用有限的硬件资源实现高速编译码,并根据LTE最新协议标准设计出高速Turbo编码器。论文重点分析了各类先进的译码算法,仿真实现并比较了不同算法的性能。然后,基于FPGA器件的特点,提出了带滑动窗的分块并行 MAX-LOG-MAP译码算法。然后根据该算法,划分功能模块,分别进行详细设计,并严格控制接口时序,以求达到最小译码延迟。特别地,对交织地址的发生,采用了实时计算的方法,极大地节省了逻辑资源和存储资源。而且,输入输出接口满足Altera公司的Avalon标准,提高了编译码核的通用性,使其可以方便地应用于各类产品之中。整个Turbo编译码器的设计采用Altera公司的QUARTUSⅡ开发工具为系统平台,在此平台上进行Verilog DHL代码设计与综合,并在采用Model Tech公司的Modelsim仿真工具进行功能仿真,最后在Altera StratixⅡGX FPGA芯片上验证了译码器的功能和性能。

全文目录

摘要  6-7
Abstract  7-10
第一章绪论  10-16
  1.1.信道编码与Turbo码  10-11
  1.2.Turbo码编译码技术研究现状  11-13
  1.3.LTE通信系统简介  13-14
  1.4.本文的主要工作与内容安排  14-16
第二章 Turbo编译码算法分析与比较  16-35
  2.1.Turbo码编码分析  16-19
    2.1.1.分量编码器  17-18
    2.1.2.交织器  18-19
    2.1.3.删余器  19
  2.2.迭代译码算法  19-26
    2.2.1.MAP算法  21-24
    2.2.2.LOG-MAP算法  24-25
    2.2.3.MAX-LOG-MAP算法  25-26
  2.3.适于硬件实现的改进算法  26-32
    2.3.1.定点化算法  26-27
    2.3.2.分块并行译码算法  27-28
    2.3.3.滑动窗译码算法  28-30
    2.3.4.状态度量的归一化算法  30-32
  2.4.各类译码算法比较  32-34
  2.5.本章小结  34-35
第三章 LTE系统Turbo码编码器的FPGA实现  35-43
  3.1.Turbo码编码器结构与设计思路  35-37
  3.2.分量编码器的FPGA实现  37-38
  3.3.交织器的FPGA实现  38-41
  3.4.本章小结  41-43
第四章 LTE系统Turbo译码器的FPGA实现  43-60
  4.1.总体结构及译码流程设计  43-46
  4.2.输入/输出数据缓存  46-51
    4.2.1.Avalon时序介绍  46-47
    4.2.2.输入数据缓存  47-48
    4.2.3.输出数据缓存  48-49
    4.2.4.连续包译码  49-51
  4.3.分量译码器SISO  51-58
    4.3.1.SISO运算单元  51-53
    4.3.2.外信息存储结构  53-54
    4.3.3.硬判决和动态停止迭代  54-56
    4.3.4.交织地址发生器  56-58
  4.4.本章小结  58-60
第五章总结与展望  60-61
  5.1.本文工作总结  60
  5.2.未来工作展望  60-61
参考文献  61-66
致谢  66-67
攻读硕士期间参与的科研工作和完成的论文  67

LTE系统Turbo编译码器的FPGA设计与实现

内容摘要

全文目录

相似论文