学位论文 > 优秀研究生学位论文题录展示

低相噪PLL频率合成器的研制

作　者: 何其波
导　师: 占腊民
学　校: 华中科技大学
专　业: 微电子与固体电子学
关键词: 频率合成器锁相环相位噪声杂散抑制跳频时间
分类号: TN74
类　型: 硕士论文
年　份: 2013年
下　载: 18次
引　用: 0次
阅　读: 论文下载

内容摘要

频率合成器为现代通信系统和电子计算机系统提供频率源，是现代电子系统中必不可少的器件，被称为现代电子系统的“心脏”。随着现代通信技术和电子计算机技术的迅速发展和广泛应用，要求频谱资源要更加密集、有效和方便地被使用，因此对频率合成器也提出了越来越高的要求。低相位噪声频率合成器是近年来国内外的研究热点，越来越多的高性能频率合成器正在被研制出来。本文首先调研了频率合成器的研究背景、技术指标和锁相环式频率合成器国内外发展状况。接着简要介绍了锁相环路和数字式锁相环频率合成器理论基础，应用相关理论设计并制作了两个频率合成器。针对频综一的频率范围是2.65~3.25GHz，频率步进为5MHz的技术要求，在认真调研了各种低相位噪声混合式频率合成器基础上，选取双锁相环环内混频结构作为研究设计的方案，辅环输出信号与主环输出信号通过混频器进行下变频混频，降低主环的分频比，实现了降低系统的相位噪声的目标。针对频综二输出的频率是1.51GHz，在选取合适的器件的基础上采用单锁相环频率合成器的方案实现设计目标。在完成频综设计与制作后，对频率合成器进行了测试。测试结果表明，两个频率合成器的杂散抑制、跳频时间和输出功率等均符合设计的要求，同时也实现了频率合成器的低相位噪声，证明了通过选择合适的方案与器件实现低相噪频率合成器的可行性。

全文目录

摘要  4-5
Abstract  5-6
目录  6-8
1 绪论  8-14
  1.1 研究背景  8-10
  1.2 频率合成器的主要技术指标  10
  1.3 PLL 频率合成器的研究进展  10-12
  1.4 主要研究内容  12-14
2 PLL 频率合成器的基础理论  14-32
  2.1 锁相环原理  14-21
  2.2 锁相环的工作性能  21-24
  2.3 数字式锁相环频率合成器  24-31
  2.4 本章小结  31-32
3 低相噪 PLL 频率合成器的设计  32-57
  3.1 设计指标及其分析  32-33
  3.2 低相位噪声 PLL 频率合成器的各种结构  33-36
  3.3 频综一的设计  36-51
  3.4 频综二的设计  51-55
  3.5 频率合成器电源和控制电路的设计  55-56
  3.6 本章小结  56-57
4 频率合成器的制作与测试  57-63
  4.1 频率合成器的制作  57-59
  4.2 频率合成器的测试  59-61
  4.3 测试结果分析  61-62
  4.4 本章小结  62-63
5 总结与展望  63-64
致谢  64-65
参考文献  65-69
附录  69

低相噪PLL频率合成器的研制

内容摘要

全文目录

相似论文