学位论文 > 优秀研究生学位论文题录展示

MEMS加速度计伺服芯片数字控制电路研究

作　者: 聂拓
导　师: 曾以成; 金湘亮
学　校: 湘潭大学
专　业: 物理电子学
关键词: MEMS 伺服芯片 IIC Slave 多相时钟源产生 FPGA
分类号: TN47
类　型: 硕士论文
年　份: 2013年
下　载: 16次
引　用: 0次
阅　读: 论文下载

内容摘要

MEMS传感器凭借着其良好的性能，在越来越多的领域里得以应用，其后端的伺服电路也因此成为了近年来研究的热点之一。针对适用于石油勘测、地震波检测的MEMS差分电容式加速度传感器进行研究，设计低功耗、动态响应好的MEMS加速度计伺服芯片。本文对数字控制电路关键技术进行详细的描述，并开发芯片数字功能测试平台。采用自顶向下的方法设计数字电路，重点论述Verilog HDL代码编写，功能仿真、FPGA验证、版图后仿真以及芯片数字功能测试。数字控制电路关键技术包括IIC(Inter Intergrated Circuit) Slave模块，多相时钟源产生模块MPCG(Multiphase Clock Generator)，平均数位流计数器BSCA(BitStream Counting Average)和过载监测模块OD(Overload Detection)，主要完成芯片与系统的通信，控制模拟电路开关时序和监控、处理数据等功能。本文提出了一种改进型的IIC Slave设计方案：对传统IIC Slave的状态机进行简化，得到改进型状态机。综合结果表明，改进型状态机的从机设计对比传统状态机的从机设计，面积减少约20%，功耗降低约4%。对该电路进行FPGA验证时，构建了一种简单、高效的FPGA(Field Programmable GateArray)验证系统。多相时钟源模块产生模拟电路12个开关的时序，控制前端电路在检测阶段，采样保持阶段，力反馈阶段，校准阶段等有序地工作。数字控制电路主时钟是4.096MHz，开关的一个完整的工作周期是由32个主时钟周期组成。平均数位流计数器用于计算比较锁存器LC(Latch Compare)输出数位流的平均值。过载监测模块监测比较锁存器是否连续输出1或者0。

全文目录

摘要  4-5
Abstract  5-9
第一章绪论  9-23
  1.1 MEMS 差分电容式加速度计伺服电路概述  9-13
    1.1.1 MEMS 差分电容式加速度传感器原理  9-10
    1.1.2 MEMS 差分电容式加速度计伺服电路分类  10-12
    1.1.3 新型 MEMS 差分电容式加速度计伺服电路  12-13
  1.2 混合信号 SOC 设计  13-18
    1.2.1 SoC 的发展  13
    1.2.2 混合信号 SoC 设计方法  13-16
    1.2.3 数字集成电路设计流程  16-18
  1.3 IIC 总线研究现状  18-22
    1.3.1 IIC 总线发展  18-19
    1.3.2 IIC 协议  19-22
  1.4 课题研究的目的及意义  22
  1.5 论文的主要内容  22-23
第二章数字控制电路设计  23-42
  2.1 数字控制电路关键技术  23
  2.2 IIC SLAVE 模块  23-29
    2.2.1 IIC Slave 模块结构  23-24
    2.2.2 IIC Slave 模块接口信号  24-25
    2.2.3 数据传输格式  25
    2.2.4 IIC Slave 模块状态机  25-27
    2.2.5 IIC Slave 关键电路设计  27-29
  2.3 MPCG 模块  29-35
    2.3.1 MPCG 模块结构  30
    2.3.2 MPCG 模块接口信号  30-31
    2.3.3 MPCG 设计思想  31-32
    2.3.4 MPCG 关键电路设计  32-35
  2.4 BSCA 模块  35-39
    2.4.1 BSCA 模块结构  35-36
    2.4.2 BSCA 模块接口信号  36
    2.4.3 BSCA 模块状态机  36-37
    2.4.4 定点小数乘法  37
    2.4.5 除法处理  37
    2.4.6 误差分析  37-39
  2.5 OD 模块  39-41
    2.5.1 OD 模块结构  39
    2.5.2 OD 模块接口信号  39-40
    2.5.3 OD 模块设计思想及 Verilog 实现  40-41
  2.6 本章小结  41-42
第三章验证与实现  42-51
  3.1 功能仿真  42-46
    3.1.1 IIC Slave 功能仿真  42-43
    3.1.2 MPCG 功能仿真  43-44
    3.1.3 BSCA 功能仿真  44-45
    3.1.4 OD 功能仿真  45
    3.1.5 DUT 功能仿真  45-46
  3.2 FPGA 验证  46-49
    3.2.1 FPGA 验证系统  48
    3.2.2 FPGA 验证结果  48-49
  3.3 芯片实现及版图后仿真  49-50
  3.4 本章小结  50-51
第四章芯片数字功能测试  51-56
  4.1 测试方案  51-52
  4.2 测试平台  52-53
  4.3 测试内容与结果  53-54
  4.4 本章小结  54-56
第五章总结与展望  56-58
参考文献  58-61
致谢  61-62
附录 A 个人简历  62-63
附录 B 攻读硕士学位期间发表的学术论文  63-64
附录 C 论文中的用图  64-66
附录 D 论文中的用表  66

MEMS加速度计伺服芯片数字控制电路研究

内容摘要

全文目录

相似论文