学位论文 > 优秀研究生学位论文题录展示

CMOS绝热逻辑及其功率时钟电路的分析与研究

作　者: 张亚朋
导　师: 郭宝增
学　校: 河北大学
专　业: 微电子学与固体电子学
关键词: CMOS 绝热逻辑 IERL 触发器功率时钟
分类号: TN432
类　型: 硕士论文
年　份: 2010年
下　载: 33次
引　用: 0次
阅　读: 论文下载

内容摘要

分析了几种典型的CMOS 绝热逻辑电路的工作原理及能耗组成,选定ECRL电路作为研究重点,与其它绝热电路相比,这种电路结构形式简单,充电过程中摈弃了二极管,输出不存在高低电平的悬空问题。在分析其能耗来源的基础上,讨论了ECRL电路能量回收中存在的缺陷,当负载电容两端电压低于MOS管的阂值电压时,剩余的一部分能量无法回收至功率时钟,产生一定的非绝热功耗。提出了一种新型的IECRL电路结构,通过增加额外的能量回收路径,用有限的绝热能量损失实现了非绝热能量的完全回收。同时设计了一种新型的基于IECRL电路的触发器,增加了反馈通路,对前一周期的输出逻辑状态进行采样、保持,在下一周期反馈到输入端,实现了触发器的逻辑功能,在降低功耗方面与ECRL触发器相比有一定程度的改善。分析了应用于绝热逻辑的四相正弦功率时钟的电路结构,并对其参数进行了优化。采用0.5 mBSIM3v3模型工艺下的HSPICE仿真结果显示,在低频(1 Hz-40 MHz)范围内,ECRL电路的非绝热功耗占动态功耗的主要部分,通过增加能量的回收路径实现了非绝热能量的有效回收,改进型ECRL电路(IECRL)的能耗与ECRL相比减小了30.6%左右。与现有的基于ECRL电路的触发器相比,基于IECRL电路的新型触发器中RS触发器的功耗略有增加,JK触发器由于采用一种新的反馈通路,取消了ECRL触发器中为保持前一周期输出状态而使用的四级反相器链,功耗降低了50.9%左右。设计实现了四相正弦功率时钟,每级时钟与它的前一级相比,相位滞后90度,且其自身的功耗随频率增加有所下降。

全文目录

摘要  5-6
Abstract  6-10
第一章绪论  10-12
第二章绝热逻辑的设计方法  12-19
  2.1 绝热逻辑的概念及分析  12
  2.2 绝热逻辑的基本原理  12-16
  2.3 绝热过程的能耗模型及分析[  16-18
  2.4 本章小结  18-19
第三章几种典型的绝热逻辑电路  19-38
  3.1 动态绝热逻辑(1T-1D)  19-23
  3.2 2N-2N2D绝热逻辑  23-26
  3.3 传输管绝热逻辑(PAL)  26-30
  3.4 改进型绝热多米诺逻辑(IAPDL)  30-31
  3.5 有效能量回收逻辑(ECRL)  31-36
  3.6 绝热逻辑电路的功耗比较  36-37
  3.7 本章小结  37-38
第四章 ECRL电路的改进及基于改进型ECRL触发器的设计  38-52
  4.1 ECRL电路的改进  38-42
    4.1.1 ECRL作过程的能耗分析  38
    4.1.2 ECRL电路的能耗优化方法  38-39
    4.1.3 IECRL电路结构及工作原理  39-42
  4.2 基于IECRL电路的触发器设计  42-51
    4.2.1 绝热逻辑触发器的一般设计方法  42-43
    4.2.2 现有的几种基于绝热逻辑的触发器结构及工作原理  43-47
    4.2.3 基于IECRL的触发器设计方法  47-51
  4.3 本章小结  51-52
第五章应用于绝热逻辑的功率时钟的分析和研究  52-58
  5.1 功率时钟的特点及原理  52
  5.2 几种基本的功率时钟的结构  52-54
    5.2.1 1N单相功率时钟  52-53
    5.2.2 1N1P单相功率时钟  53
    5.2.3 2N2P两相功率时钟  53-54
  5.3 四相功率时钟  54-57
  5.4 本章小结  57-58
第六章仿真结果及讨论  58-67
  6.1 IECRL电路的仿真波形及与其它绝热逻辑的能耗比较  58-60
  6.2 基于IECRL触发器的仿真结果及与ECRL触发器的能耗比较  60-64
  6.3 功率时钟的仿真波形及分析  64-66
    6.3.1 1N单相功率时钟仿真  64
    6.3.2 四相功率时钟仿真  64-66
  6.5 本章小结  66-67
第七章结论  67-68
参考文献  68-72
附录  72-82
致谢  82-83
攻读学位期间取得的科研成果  83

CMOS绝热逻辑及其功率时钟电路的分析与研究

内容摘要

全文目录

相似论文