学位论文 > 优秀研究生学位论文题录展示

2.4GHz CMOS射频无线收发芯片的设计

作　者: 孙骏毅
导　师: 王静
学　校: 哈尔滨工业大学
专　业: 微电子学与固体电子学
关键词: CMOS射频前端低噪声放大器功率放大器接收/发送开关混频器频率综合器
分类号: TN859
类　型: 硕士论文
年　份: 2011年
下　载: 74次
引　用: 0次
阅　读: 论文下载

内容摘要

随着无线通信应用的场合越来越多,通信系统对低功耗低成本的射频无线收发芯片的需求也与日俱增,因此用CMOS技术来实现射频芯片这一构想开始得到广泛的重视。随着CMOS工艺器件特征频率的不断升高,CMOS射频收发机已经在许多无线通信领域逐渐取代传统的双极、GaAs工艺收发机。但是由于CMOS工艺固有的如衬底损耗等问题,在可预见的一段时间内CMOS射频接收机仍将是研究的热点。本文介绍了射频收发机常见的几种架构。分别描述了超外差式收发机结构、零中频收发机结构以及低中频接收机结构的特点,并分析了其优缺点。同时还介绍了半双工、全双工收发机在结构上的异同。根据设计要求以及CMOS工艺的可实现程度,最终采用的是半双工收发机结构。发送机部分采用的是超外差式结构而接收机部分采用低中频结构。通过对射频集成电路基本理论的研究,本文设计了射频集成前端中各主要的子电路,主要包括:低噪声放大器、功率放大器、接收/发送开关、混频器、频率综合器。本文中设计的电路全部基于台积电(TSMC) RF 0.18μm CMOS工艺,利用Cadence Spectre RF和Agilent ADS射频仿真软件对各个模块进行了电路设计和模拟仿真。仿真结果表明:低噪声放大器噪声系数为1.8dB,增益15.9dB,功耗9.8mW;功率放大器输出功率在0dBm至9.2dBm间可调,漏极效率约为33%,PAE效率32%,输出三阶交调点为7.1dBm,输出1dB压缩点为4.6dBm;接收/发送开关的插入损耗为-860mdB;混频器转换增益在13.2至19.5dB之间可调,输入三阶交调点在-12.4dBm至-7.0dBm间可调,双边带噪声系数约为13dB,功耗仅为900μW;频率综合器输出频率在2.3616GHz至2.5128GHz间可变,步进值为2.4MHz,可容纳63个独立信道,环路带宽为123KHz,锁定时间为55μs。各个电路的各项指标都满足设计要求,完成了预期的目标。

全文目录

摘要  4-5
ABSTRACT  5-9
第1章绪论  9-15
  1.1 CMOS 射频无线IC 概述  9-10
  1.2 2.4GHz CMOS 射频IC 的发展历程及国内外研究现状  10-12
  1.3 CMOS 射频 IC 的发展趋势  12-13
  1.4 本文的主要内容  13-15
第2章射频收发机的基本理论分析  15-23
  2.1 射频收发机系统简介  15
  2.2 超外差结构  15-17
  2.3 直接变换（零中频）结构  17-20
  2.4 低中频结构  20-22
  2.5 本章小结  22-23
第3章无线射频收发机放大电路的分析及设计仿真  23-55
  3.1 低噪声放大器（LNA）  23-32
    3.1.1 低噪声放大器的性能参数  23-26
    3.1.2 低噪声放大器的设计考虑  26-28
    3.1.3 低噪声放大器的设计  28-29
    3.1.4 低噪声放大器的仿真  29-32
  3.2 功率放大器（PA）  32-42
    3.2.1 功率放大器的性能参数  32-35
    3.2.2 E 类功率放大器基本原理  35-37
    3.2.3 E 类功率放大器的设计  37-38
    3.2.4 E 类功率放大器的仿真  38-42
  3.3 发送/接收切换开关（T/R Switch）  42-44
    3.3.1 发送/接收切换开关的设计  42-43
    3.3.2 发送/接收切换开关的仿真  43-44
  3.4 混频器（Mixer）  44-54
    3.4.1 混频器的性能参数  44-46
    3.4.2 基于乘法器的混频器基本原理  46-49
    3.4.3 混频器的设计  49-51
    3.4.4 混频器的仿真  51-54
  3.5 本章小结  54-55
第4章频率综合器分析及设计仿真  55-82
  4.1 频率综合器工作原理  55-56
  4.2 频率综合器重要参数  56-58
    4.2.1 相位噪声  56-57
    4.2.2 毛刺泄漏  57-58
    4.2.3 锁定时间  58
  4.3 频率综合器系统设计  58-59
  4.4 压控振荡器（VCO）原理及设计仿真  59-65
    4.4.1 压控振荡器工作原理  59-61
    4.4.2 LC 压控振荡器类型  61-62
    4.4.3 相位噪声  62-63
    4.4.4 压控振荡器的设计  63
    4.4.5 压控振荡器的仿真  63-65
  4.5 鉴频鉴相器（PFD）原理及设计仿真  65-67
    4.5.1 鉴频鉴相器的工作原理  65-66
    4.5.2 鉴频鉴相器的设计  66-67
    4.5.3 鉴频鉴相器的仿真  67
  4.6 电荷泵（CP）原理及设计仿真  67-72
    4.6.1 电荷泵的非理想性  68-69
    4.6.2 电荷泵的设计  69-70
    4.6.3 电荷泵的仿真  70-72
  4.7 环路滤波器（Loop Filter）原理及设计仿真  72-74
  4.8 分频器（Frequency Divider）原理及设计仿真  74-79
    4.8.1 整数分频器原理  74-75
    4.8.2 预分频器  75-77
    4.8.3 双模（8/9）分频器  77-79
    4.8.4 数字编程分频器  79
  4.9 频率综合器整体仿真  79-81
  4.10 本章小结  81-82
结论  82-84
参考文献  84-87
攻读学位期间发表的学术论文  87-89
致谢  89

2.4GHz CMOS射频无线收发芯片的设计

内容摘要

全文目录

相似论文