学位论文 > 优秀研究生学位论文题录展示

基于FPGA的数字图像拼接器系统设计

作　者: 董林粒
导　师: 郭大江
学　校: 成都理工大学
专　业: 通信与信息系统
关键词: 数字图像拼接器 FPGA DVI SERDES 数字交换
分类号: TP391.41
类　型: 硕士论文
年　份: 2012年
下　载: 238次
引　用: 0次
阅　读: 论文下载

内容摘要

随着数字图像显示技术的不断发展，人们对高清图像和大屏幕显示的要求越来强烈，但是由于目前图像采集前端以及显示后端的技术限制，人们的这种要求难以在单个的显示设备上实现。利用数字图像拼接技术和拼接设备，通过对多路输入图像的多屏幕拼接融合显示方式可以解决实际问题，从而满足人们对高分辨率图像的显示需要。本文通过对近年来数字图像拼接器的发展现状分析，并结合未来数字图像拼接器的发展方向，提出了一种基于FPGA的新型数字图像拼接器系统。本系统采用背板插卡式架构设计，以简化系统各模块连接关系；使用FPGA芯片作为数字图像处理核心单元，完成图像的缓存、滤波去噪等图像处理；选择大容量的DDR2SDRAM的来完成图像数据的缓冲；通过DVI接口编解码模块完成图像数据的接口转换功能；利用SERDES技术来实现图像数据的串并转换，并且使用数字交换技术来完成数字图像的桥接和切换输出功能；同时构建了以RS485总线为基础的内部通信控制系统，来完成对系统各个模块的通信控制，使整个数字图像拼接器系统能够稳定、可靠地运行。本文的主要研究内容分为DVI图像显示接口转换电路设计、基于FPGA的图像处理实现、系统通信控制电路设计以及数字图像交换电路设计等。本文在对数字图像拼接系统工作原理和FPGA硬件逻辑设计等方面进行了较为深入的研究基础之上，取得以下研究成果：（1）提出了基于FPGA的数字图像拼接器系统设计思想，并采用背板插卡式硬件架构来完成系统结构设计；（2）选用FPGA芯片作为主要图像处理芯片，利用其强大的并行数据处理能力和灵活的设计特性完成高速图像的缓存、滤波、串并转换等处理；（3）利用DVI编解码接口芯片，完成了DVI输入输出卡的接口转换电路设计；（4）结合SERDES串并转化技术和数字交换技术，实现了对多路输入图像的拼接显示输出功能，并且简化了系统内部图像数据接口互连关系，降低系统设计难度；（5）完成了基于RS485总线的控制系统设计，包括硬件系统和通信控制协议，使得整个系统能够正常、稳定地进行通信。

全文目录

摘要  4-6
Abstract  6-10
第1章引言  10-13
  1.1 数字图像拼接器的研究意义  10-11
  1.2 数字图像拼接器的发展与现状  11
  1.3 基于 FPGA 的数字图像拼接器的特点  11-12
  1.4 本文的主要研究内容和组织结构  12-13
    1.4.1 本文的主要研究内容  12
    1.4.2 本文的组织架构  12-13
第2章系统总体方案设计  13-19
  2.1 硬件总体方案设计  13-14
  2.2 主要模块功能说明  14-15
  2.3 关键芯片选择  15-16
  2.4 FPGA 开发流程  16-18
  2.5 本章小结  18-19
第3章 DVI 图像接口电路设计  19-24
  3.1 DVI 图像显示接口简介  19-20
    3.1.1 DVI 图像显示接口  19
    3.1.2 DVI 接口工作原理  19-20
  3.2 DVI 接口电路设计  20-23
    3.2.1 DVI 信号接收芯片-ADV7612  20-21
    3.2.2 DVI 接收硬件电路设计  21-22
    3.2.3 DVI 发送接口芯片-SIL9134  22
    3.2.4 DVI 发送硬件电路设计  22-23
  3.3 本章小结  23-24
第4章基于 FPGA 的图像处理电路设计  24-38
  4.1 FPGA 内部总体逻辑设计  24-26
    4.1.1 DVI 输入卡 FPGA 内部逻辑设计  24-25
    4.1.2 DVI 输出卡 FPGA 内部逻辑设计  25-26
  4.2 基于 FPGA 的图像缓模块设计  26-31
    4.2.1 基于 FPGA 的图像缓存模块结构  26
    4.2.2 行缓存模块设计  26-28
    4.2.3 DDR2 SDRAM 控制模块设计  28-31
  4.3 图像输入预处理电路设计  31-34
    4.3.1 YUV 和 RGB 数据格式转换实现设计  31-32
    4.3.2 数字图像中值滤波设计  32-34
  4.4 图像串并转化模块设计  34-37
    4.4.1 串行收发器（SERDES）的结构  34-36
    4.4.2 图像串行传输（SERDES）的 FPGA 实现  36-37
  4.5 本章小结  37-38
第5章系统通信控制电路设计  38-49
  5.1 常用通信接口协议介绍  38-41
    5.1.1 RS232 通信协议  38-39
    5.1.2 RS485 通信协议  39-40
    5.1.3 网络通信协议  40-41
  5.2 控制系统总体框架及接口电路设计  41-43
    5.2.1 控制系统硬件总体框图  41
    5.2.2 RS232 通信控制接口电路设计  41-42
    5.2.3 网络通信接口电路设计  42-43
  5.3 RS485 总线控制模块电路设计  43-46
    5.3.1 RS485 总线扩展设计  44
    5.3.2 FPGA 串口扩展逻辑设计  44-45
    5.3.3 RS485 通信接口电路设计  45-46
  5.4 控制系统总线通信协议设计  46-48
  5.5 本章小结  48-49
第6章数字图像交换系统设计  49-55
  6.1 数字交换硬件电路设计  49-52
    6.1.1 交换芯片选型  49-50
    6.1.2 数据交换卡电路设计  50-52
  6.2 交换控制程序设计  52-54
    6.2.1 交换控制连接口设计  52-53
    6.2.2 交换卡控制通信程序设计  53-54
  6.3 本章小结  54-55
总结  55-57
致谢  57-58
参考文献  58-60
攻读硕士学位期间取得的学术成果  60-61
授予硕士学位人员登记表  61

基于FPGA的数字图像拼接器系统设计

内容摘要

全文目录

相似论文