学位论文 > 优秀研究生学位论文题录展示

125KSpS逐次逼近型模数转换器设计

作　者: 王殿龙
导　师: 洪志良; 王红卫
学　校: 复旦大学
专　业: 集成电路工程
关键词: A/D转换器混合型逐次逼近电荷重分配温度计编码比较器消除失调回馈噪声数据延迟
分类号: TN792
类　型: 硕士论文
年　份: 2012年
下　载: 129次
引　用: 0次
阅　读: 论文下载

内容摘要

本文设计了一个10位125KSpS的R-C混合型逐次逼近型A/D转换器IP。高6位电荷重分配型DAC和低4位电阻DAC的混合型结构,使面积、功耗达到优化设计。高4位采用热温度编码,低6位采用6-64位译码,优化了单调性和线性。设计中采用一个电阻阵列两套控制逻辑的方法既实现了DAC功能,也配合时序实现了数字模拟混合方式去除系统失调,使得该IP更适合于应用在SOC级芯片当中。时序的设计中采用提前预置寄存器的方法,使得数据延迟仅有10.5个时钟周期。前置放大锁存器结构的比较器结构中引入放大,锁存相互隔离的时序控制,有效减少了回馈噪声的影响。采用65nmCMOS制程工艺流片。为了适应3V I/O的应用,模拟部分电压采用2.5V设计,SAR控制逻辑/时序电压采用1.2V设计。测试结果：DNL+/-0.3LSB,INL+/-0.55LSB；有效分辨率9位,总谐波失真(THD)-61.01dB。ADC设计面积为0.036mm2,总功耗500uW。性能指数(Figure of Merit-FOM)3.9pJ/conv.-step。

全文目录

摘要  4-5
Abstract  5-6
引言  6-7
第一章绪论  7-11
  1.1 课题背景及意义  7-8
  1.2 国内外A/D研究状况  8-9
  1.3 研究目标及内容  9-10
  1.4 论文组织  10-11
第二章 SAR型A/D转换器基本原理  11-20
  2.1 SARA/D转换器原理  11-13
  2.2 SAR型ADC的结构与发展趋势  13-19
    2.2.1 SAR型ADC的结构  13-18
    2.2.2 SAR型ADC的发展趋势  18-19
    2.2.3 SAR型ADC的特性参数  19
  2.4 本章小结  19-20
第三章电荷分配-电阻型SAR A/D转换器设计  20-32
  3.1 电荷分配-电阻型结构分析  20-21
  3.2 DAC设计  21-26
    3.2.1 C-DAC分辨率选取  22-23
    3.2.2 C-DAC电容阵列设计  23-24
    3.2.3 寄生电容考虑  24
    3.2.4 消除失调的设计  24-26
  3.3 比较器设计  26-30
  3.4 SAR时序设计  30-31
  3.5 本章小结  31-32
第四章电荷分配-电阻型SAR A/D转换器版图设计  32-33
第五章 EDA验证及测试结果分析  33-40
  5.1 仿真结果  33-35
  5.2 测试结果与分析  35-40
    5.2.1 单调性(Monotonicity)  36
    5.2.2 线性(Linearity)  36-39
    5.2.3 动态特性(Dynamic Performance)  39
    5.2.4 测试结果小结  39-40
第六章总结与展望  40-42
  6.1 总结  40
  6.2 展望  40-42
致谢  42-43
参考文献  43-46
附录Ⅰ  46-52
  ADC 特性参数  46
  AI.1 静态特性  46-49
  AI.2 动态特性  49-52
附录Ⅱ ADC 非线性的Histogram分析方法源代码  52-54

125KSpS逐次逼近型模数转换器设计

内容摘要

全文目录

相似论文