学位论文 > 优秀研究生学位论文题录展示

应用于LNB系统的9-11G双模前置分频器的研究与设计

作　者: 康健
导　师: 周健军
学　校: 上海交通大学
专　业: 集成电路工程
关键词: 预分频器锁相环高速分频多分频比
分类号: TN772
类　型: 硕士论文
年　份: 2013年
下　载: 22次
引　用: 0次
阅　读: 论文下载

内容摘要

锁相环是无线通讯系统中当中的重要环节。在锁相环路中，只有压控振荡器(VCO)和前置预分频器(Prescaler)工作于最高频率，因此成为锁相环设计当中的关键环节。前置预分频器(Prescaler)以VCO产生的振荡信号作为输入，通过分频电路将输入信号的振荡频率降低并输出一个预期的1/n分频的振荡波形，输出给鉴频鉴相器。鉴频鉴相器通过比较输入的crystal的信号与prescaler的信号，产生一个控制电压来调整VCO的振荡频率，从而实现频率的锁定。随着无线通讯不断提高的频率指标和低功耗的性能要求，对工作在十倍GHz频率段的双模前置分频器的性能和指标也有了更高的要求，对prescaler的设计都带来了很大的挑战。由此可以看出，prescaler能否正常分频工作直接影响到整个锁相环的输出频率是否正确。随着工作频率的增加，如何保证双模前置分频器在较低的功耗下依然能够达到较高的工作速度成为了PLL环路设计中的关键的问题。目前对于双模前置分频器的高速优化可以通过采用更加高速的工艺来实现，与此同时，也可以通过在电路结构上采用鲁棒性更强的高速电路来实现。目前，针对CMOS工艺具有功耗较低，成本较低等优势，本课题结合当前65nm的CMOS工艺，通过对电路的设计和优化实现工作在10G赫兹频段的高速低功耗的双模前置分频器。

全文目录

摘要  3-4
ABSTRACT  4-10
第一章绪论  10-14
  1.1 课题背景  10-12
  1.2 课题的提出与研究意义  12-13
  1.3 论文的主要内容与章节安排  13-14
第二章锁相环原理与组成  14-34
  2.1 无线通讯与锁相环  14-15
  2.2 锁相环的构成与工作机制  15-16
  2.3 锁相环的各个模块  16-20
    2.3.1 压控振荡器  16
    2.3.2 鉴相器  16-19
    2.3.3 环路滤波器  19-20
    2.3.4 分频器  20
  2.4 锁相环的数学化模型  20-25
  2.5 电荷泵锁相环  25-32
  2.6 PLL 参数介绍  32-33
  2.7 本章小结  33-34
第三章分频器综述  34-41
  3.1 Div by 2 分频器  34-37
  3.2 CML Buffer  37-38
  3.3 Div-2/3 电路  38-41
    3.3.1 电路结构和分频原理  38-39
    3.3.2 级联 Div23 电路  39-40
    3.3.3 本章小结  40-41
第四章 PLL 中相关模块的设计  41-47
  4.1 Constant Gm 电流源  41-42
  4.2 Bandgap 带隙基准  42-44
  4.3 VtR 电压源  44
  4.4 LDO 稳压源  44-46
  4.5 本章小结  46-47
第五章电路设计与仿真  47-75
  5.1 整体架构  47
  5.2 设计指标  47-48
  5.3 电路实现  48-54
    5.3.1 端口定义  48-50
    5.3.2 电路结构  50-54
  5.4 版图实现  54-60
    5.4.1 版图优化  54-57
    5.4.2 关键电路的版图  57-60
  5.5 电路仿真  60-74
    5.5.1 Testbench 及仿真设置  60-61
    5.5.2 电路仿真 SPEC 与结果  61-74
  5.6 本章小结  74-75
第六章结束语  75-77
  6.1 主要工作与创新点  75-76
  6.2 后续研究工作  76-77
参考文献  77-82
致谢  82-83
攻读硕士学位期间已发表或录用的论文  83-86
附件  86

应用于LNB系统的9-11G双模前置分频器的研究与设计

内容摘要

全文目录

相似论文