学位论文 > 优秀研究生学位论文题录展示

可配置SHA-2系列算法和SHA-3（BLAKE-32）算法的硬件实现

作　者: 董馨
导　师: 刘政林
学　校: 华中科技大学
专　业: 集成电路工程
关键词: 哈希函数 SHA-2 SHA-3 BLAKE-32 硬件实现折叠结构
分类号: TN918
类　型: 硕士论文
年　份: 2012年
下　载: 26次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来，随着互联网的普及和广泛应用，无论是在线购物、网上银行、收发e-mail，还是在其它对安全性要求很敏感的数字通信领域，加密技术已经成为了保证数据传输私密性的一个重要工具。针对此类问题，美国国家标准技术研究所（NIST）和美国安全局（NSA）先后公布了SHA-1、SHA-224、SHA-256、SHA-384和SHA-512算法，并且对SHA-3系列算法进行了公开甄选。但是，由于数字通信领域的飞速发展，对哈希算法的要求越来越高，并且对于同一系统对安全性可能有着不同的要求。而且，当今SHA散列函数的软件实现已经不能满足应用的需求。因此对于哈希系列函数的硬件实现成为了我们研究的重点。本文首先分析和介绍了SHA-2系列算法和BLAKE系列算法的原理，比较了前人的一些工作。由于同一系统对安全性可能有着不同的要求，本文采用了一种可配置SHA-2系列算法的硬件结构，在此结构中根据安全性的需要可以灵活选择SHA-2系列算法中的任意一个算法，此外还采用了“折叠结构”对该硬件结构的核心部分进行了优化，提高了工作频率并且减小了面积。对BLAKE-32算法采用了一种适用于高速和面积有限环境的[4G]硬件结构。基于本文采用的两种硬件结构，论文采用自顶向下的设计方法，用Verilog硬件描述语言完成了可配置SHA-2和BLAKE-32硬件电路的RTL（Register Transfer Levelcode）设计。使用EDA工具对其实现代码进行了逻辑功能仿真和验证，并且选择了Xilinx器件在FPGA平台进行了实现和综合。综合结果表明，本文采用的硬件结构在使用更小面积的情况下，最大工作频率分别可达到92Mhz和112Mhz，满足了设计的预定要求。

全文目录

摘要  4-5
Abstract  5-8
1 绪论  8-13
  1.1 课题研究背景及意义  8-9
  1.2 国内外研究现状  9-10
  1.3 本文的主要工作  10-12
  1.4 本文研究内容和结构  12-13
2 哈希算法分析  13-26
  2.1 哈希函数简介  13-14
  2.2 SHA-2 系列算法简介和原型分析  14-20
  2.3 BLAKE 算法简介和原型分析  20-25
  2.4 本章小结  25-26
3 可配置 SHA-2 系列算法的硬件实现  26-41
  3.1 可配置 SHA-2 系列算法的整体结构设计  26-28
  3.2 SHA-2 各模块的硬件实现  28-35
  3.3 哈希算法改进设计基础理论  35-36
  3.4 可配置 SHA-2 算法的折叠结构实现  36-39
  3.5 本章小结  39-41
4 SHA-3（BLAKE-32）算法的硬件实现  41-49
  4.1 BLAKE-32 算法整体硬件设计  41-43
  4.2 BLAKE-32 算法各功能模块设计  43-48
  4.3 本章小结  48-49
5 功能仿真和整体性能分析  49-56
  5.1 SHA-2 系列算法的功能仿真和整体性能分析  49-52
  5.2 BLAKE-32 算法的功能仿真和整体性能分析  52-55
  5.3 本章小结  55-56
6 结论与展望  56-58
致谢  58-59
参考文献  59-63
附录 1 攻读硕士学位期间发表的主要论文和申请专利  63

可配置SHA-2系列算法和SHA-3（BLAKE-32）算法的硬件实现

内容摘要

全文目录

相似论文