学位论文 > 优秀研究生学位论文题录展示

基于Cadence软件的高速电路信号完整性仿真

作　者: 周楠
导　师: 陈建华
学　校: 云南大学
专　业: 电子与通信工程
关键词: 信号完整性电路板仿真 Cadence 高速
分类号: TN41
类　型: 硕士论文
年　份: 2011年
下　载: 243次
引　用: 0次
阅　读: 论文下载

内容摘要

伴随通信技术和电子技术的迅速发展,信号频率不断提高。与此同时,随着高速电路应用的快速增多,高速器件和高速芯片也越来越被广泛使用。高频数字电路系统的设计技术相当复杂,特别是大规模,超大规模集成电路被越来越多的应用于设计电路系统中,芯片、器件的集成规模越来越大,而体积却越来越小,引脚数越来越多,频率也越来越高,随之引起的信号完整性问题也变得越来越突出,越来越引发工程领域的关注。由此可见,在当今迅速发展的电子与通信设计领域,由于IC芯片复杂构成的电子系统正朝着体积小,规模大,频率高的方向飞速发展。这样就会带来一个严重的问题,即电子设计的体积渐小导致电路的布线布局密度渐大,而于此同时信号的频率却还在不断上升,从而使得一个设计能否成功的关键因素便成为如何处理高速信号问题。本课题主要研究高速电路板信号特性,择优布置线路,并分析其信号完整性问题。在本文中首先介绍信号完整性的研究背景,接着介绍Cadence软件的功能及其使用。然后介绍高速电路板的设计方法,并运用Cadence软件对高速信号进行完整性仿真,测得波形及其相关数据后进行详细的量化分析。通过对电路板上高速信号线的调整,排除干扰,得到输出信号的最佳结果。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-13
  1.1 背景介绍  7-12
    1.1.1 引言  7
    1.1.2 高速数字电路的定义  7-8
    1.1.3 信号完整性的定义及研究对象  8
    1.1.4 信号完整性的研究方法  8-10
    1.1.5 高速数字电路仿真软件介绍  10-11
    1.1.6 SI的分析流程  11-12
  1.2 本课题的任务和内容  12
  1.3 论文各章节的安排  12-13
第二章高速电路板设计技术及高速信号完整性分析理论  13-23
  2.1 高速数字电路的设计流程  13-16
    2.1.1 传统的数字电路设计流程  13-14
    2.1.2 基于信号完整性分析的高速数字电路设计方法  14-16
  2.2 高速电路的基础理论知识  16-17
    2.2.1 集总系统与分布系统  16-17
  2.3 信号完整性的基本概念  17-19
  2.4 高速信号完整性基本理论  19-23
    2.4.1 电路高频时的一些效应  19-20
    2.4.2 传输线理论  20-22
    2.4.3 匹配理论  22-23
第三章 Cadence软件简介及工程操作流程  23-38
  3.1 Cadence Allegro SPB 16.2简介  23-24
    3.1.1 概述  23-24
    3.1.2 功能特点  24
  3.2 工程系统介绍  24-27
  3.3 运用Cadence软件进行高速电路的仿真流程  27-38
    3.3.1 在Allegro中准备好进行SI仿真的PCB版图  29
    3.3.2 转换IBIS库到dml格式并加载  29-30
    3.3.3 给器件加载对应模型  30-31
    3.3.4 定义板子的地线、电源电压  31-32
    3.3.5 调整PCB板叠层结构满足阻抗要求  32
    3.3.6 设置仿真参数  32-33
    3.3.7 用探针(Probe)指定仿真信号线  33-34
    3.3.8 生成仿真结果报告、设定报告包括的参数  34
    3.3.9 提取电路拓扑结构(建立)  34-36
    3.3.10 仿真以及更改不同的电路条件重复仿真  36-37
    3.3.11 仿真结构分析  37-38
第四章 Cadence仿真实验结果及其评价  38-49
  4.1 高速信号仿真实验结果分析  38-48
    4.1.1 60MHz长距离传输线仿真结果及分析  39-45
    4.1.2 100MHz时钟传输线仿真结果及分析  45-48
  4.2 本章小结  48-49
第五章总结与展望  49-50
参考文献  50-52
致谢  52

基于Cadence软件的高速电路信号完整性仿真

内容摘要

全文目录

相似论文