学位论文 > 优秀研究生学位论文题录展示

MPEG-2_DS3双向适配系统的设计与研究

作　者: 韩广勋
导　师: 刘玫
学　校: 山东大学
专　业: 控制科学与工程
关键词: MPEG-2 SDH网络 DS3接口适配系统
分类号: TN943
类　型: 硕士论文
年　份: 2011年
下　载: 8次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来,计算机技术和互联网技术一直在高速发展,使丰富的文字信息、多媒体信息变得触手可及,同时也给数字电视行业带来了机遇和挑战。数字电视只有顺从时代趋势,充分利用自身多媒体信息丰富的优势,提供更多的业务和功能才能更好地满足人们日益增长的精神文化需求,进而巩固自身的市场地位。数字电视要实现进一步发展,提高其传输网络的性能和带宽是关键。随着SDH技术的日益成熟和使用成本的大幅降低,使用省级主干网络SDH来传输MPEG-2信号成为了一个切实可行的解决方案。而作为该方案实现的关键,DS3适配系统的研制将具有十分重要的意义。本文首先介绍了各种相关的国际标准,然后提出了一种把MPEG-2标准的TS流数据转换成DS3帧格式的双向适配系统方案,并对该方案各个模块的实现进行了详细地叙述。本文也分析了一些关键问题产生的原因并给出了处理方法。该适配系统具有双向适配的功能,发送端能把TS流数据转换成DS3格式,接收端能把DS3格式的数据转换成TS流数据,并从ASI接口输出。在完成适配的过程中,本适配系统对PCR的抖动做出平滑处理以保证解码器能够正确地解码。在实际使用时经常会出现突然拔掉或接入DS3数据线的情况,本适配系统设计了故障兼容功能,在出现上述通信故障后能够迅速恢复正常的工作。另外,本文还提供了适配系统工作状态的指示功能,使用LED指示灯实时显示当前该适配系统的工作状态,以便在系统出现故障时方便用户找出故障原因。本方案采用Xilinx Virtex-5系列的FPGA实现适配系统所有的逻辑功能,采用DS3154芯片实现DS3标准规定的底层物理通道功能。FPGA做为整个系统的主控芯片,设置DS3154芯片的工作模式,并监控DS3154芯片的工作状态。本方案使用赛灵思逻辑设计环境ISE11.4作为开发平台,使用ISimSimulator软件进行功能仿真,在对DS3数据进行测试时使用Chipscope软件,采用码流分析仪来分析TS流数据。最后,本文给出了一些重要的实际测试结果,从而证实了该方案切实可行。

全文目录

摘要  10-11
ABSTRACT  11-14
第1章绪论  14-18
  1.1. 国内外发展现状  14-15
  1.2. 课题的意义及背景  15
  1.3. 课题的研究内容  15-18
第2章数字电视原理与DS3标准  18-28
  2.1. 数字电视原理  18-24
    2.1.1. 数字通信系统原理  18
    2.1.2. 数字电视标准  18-19
    2.1.3. MPEG-2标准  19-20
    2.1.4. 传输流标准  20-23
    2.1.5. ASI接口标准  23-24
  2.2. SDH标准  24-26
  2.3. DS3标准  26-27
  2.4. 本章小结  27-28
第3章适配系统的总体设计  28-31
  3.1. 设计要求  28
  3.2. 系统的总体框图  28-30
  3.3. VIRTEX-5系列FPGA  30
  3.4. 本章小结  30-31
第4章适配系统发送端设计  31-46
  4.1. 发送端数据ASI接口方案  32
  4.2. 发送端异步FIFO设计  32-35
  4.3. 发送端速率匹配方案  35
  4.4. DS3成帧模块  35-42
    4.4.1. 开销的处理过程  38-39
    4.4.2. 净荷区的处理过程  39-42
  4.5. PCR校正模块  42-45
    4.5.1. PCR校正原理  42-43
    4.5.2. PCR校正过程  43-45
  4.6. 本章小结  45-46
第5章适配系统接收端设计  46-60
  5.1. DS3帧的同步定位处理  46-50
    5.1.1. 子帧同步定位处理  47-48
    5.1.2. 复帧同步定位处理  48-49
    5.1.3. 子帧同步和复帧同步的逻辑合理化处理  49-50
  5.2. DS3解帧过程  50-51
  5.3. 开销处理和奇偶校验  51
  5.4. 净荷处理  51-59
    5.4.1. TS包同步  52-53
    5.4.2. 空包删除模块  53
    5.4.3. 速率匹配模块  53-54
    5.4.4. 切换逻辑模块  54-55
    5.4.5. ASI信号生成模块  55-56
    5.4.6. 8B/10B编码  56-59
  5.5. 本章小结  59-60
第6章适配系统的支撑模块设计  60-78
  6.1. DS3接口的硬件设计  60-75
    6.1.1. 芯片介绍  60-61
    6.1.2. 物理通道的实现  61-63
    6.1.3. 芯片的控制设置  63-65
    6.1.4. 芯片的访问时序逻辑  65-72
    6.1.5. 适配系统的故障兼容功能  72-73
    6.1.6. 适配系统的人机接口  73-75
  6.2. 全局时钟模块(CLOCK模块)设计  75-77
    6.2.1. FPGA内部主时钟CLK100  76
    6.2.2. DS3154芯片接收端恢复时钟RCLK1_A  76
    6.2.3. DS3成帧时钟CLK44736  76
    6.2.4. 时钟CLK27、CLK270  76-77
  6.3. 本章小结  77-78
第7章测试结果和结论  78-89
  7.1. DS3154芯片的设置和读取时序实际测试结果  79-81
  7.2. 发送端实际测试结果  81-83
  7.3. DS3子帧同步、复帧同步时序实际测试结果  83-86
  7.4. 接收端DS3码流的实际测试结果  86-88
  7.5. PCR抖动处理结果  88
  7.6. 本章小结  88-89
第8章全文总结与展望  89-91
  8.1. 全文工作总结  89-90
  8.2. 后续研究展望  90-91
参考文献  91-95
致谢  95-96
攻读硕士学位期间发表的论文及获得的专利  96-97
学位论文评阅及答辩情祝表  97

MPEG-2_DS3双向适配系统的设计与研究

内容摘要

全文目录

相似论文