学位论文 > 优秀研究生学位论文题录展示

高速低噪声锁相时钟恢复电路研究

作　者: 王涛
导　师: 洪志良
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: 时钟恢复基带通信相位噪声低噪声振荡器环型振荡器锁相环电荷泵锁相环环路噪声传递
分类号: TN710
类　型: 博士论文
年　份: 2004年
下　载: 1116次
引　用: 8次
阅　读: 论文下载

内容摘要

本文研究了锁相环实现的高速CMOS时钟恢复电路的低噪声设计问题。首先，介绍了时钟恢复电路的基本概念。讨论了常见基带通信编码，以及编码的相关问题。接着讨论了常见时钟恢复电路并分析了各自的优缺点，介绍了现有的一些工作。在这些结构中，本文选取了采用锁相环实现数据时钟恢复。其次，研究了环型振荡器的相位噪声特性。讨论了电源／地噪声以及衬底耦合噪声的影响，以及基本抑制方法。对比了几种结构的电源抑制性能。在Razavi工作的基础上，深入分析了环振中存在三种噪声发生机制。重点讨论了闪烁噪声和环路成型的热噪声。根据提出的闪烁噪声频率域搬移机制，给出了闪烁噪声的优化方法，并通过仿真得到了验证。根据提出的环路成型热噪声发生机制，提出了一种改进的相位噪声模型，考虑了环振非线性对相位噪声的影响；根据新模型，讨论了环振级数n和对管尺寸S的影响。对热噪声模型进行了流片验证，测试结果与理论分析能够很好的吻合；此外，新模型能够解释一些新型环振的相位噪声特性；根据新模型，讨论了低噪声振荡器设计的一般原则。最后，介绍了流片测试结果。接着，讨论了常用的电荷泵锁相环的基本原理。在s域讨论2阶／3阶CP-PLL的线性建立特性，验证了文献[13] 中的相位裕度优化结果。讨论了几种常见的离散时间建模方法，并进行了初步的比较；重点分析了冲激响应不变变换的存在错误的原因，并对其进行了修正。分别在s域和z域分析了环路的噪声传递特性，在z域讨论了时钟噪声和VCO噪声引起的环路输出长期抖动。根据分析的结果，讨论了环路低噪声设计的基本原则。最后，讨论了时钟恢复验证电路的一些设计问题。测试结果显示，设计的电路可以成功的恢复出数据率1Gbps的串行数据。

全文目录

摘要  3-4
Abstract(英文摘要)  4-6
目录  6-10
第一章引言  10-14
  1.1 通信系统和人类社会  10-11
  1.2 论文的出发点  11-12
  1.3 论文的主要工作和组织结构  12-14
第二章时钟恢复概述  14-33
  2.1 时钟恢复基本问题  14-18
    2.1.1 接收端面临的非理想因素  14-15
    2.1.2 数字通信中的编码  15-18
  2.2 时钟恢复的性能衡量  18-21
    2.2.1 眼图  18
    2.2.2 抖动特性  18-20
    2.2.3 误码率  20-21
  2.3 IEEE 802.3标准  21-23
    2.3.1 发送端定义  21-22
    2.3.2 接收端定义  22-23
    2.3.3 抖动容限定义  23
  2.4 常见时钟恢复结构  23-25
    2.4.1 窄带滤波  24
    2.4.2 相位／延迟锁定环路  24-25
    2.4.3 全数字时钟恢复  25
  2.5 锁相环简介  25-26
    2.5.1 频率合成  25-26
    2.5.2 时钟恢复  26
  2.6 锁相环实现的时钟恢复  26-33
    2.6.1 对环路的要求  26-27
    2.6.2 鉴相器  27-31
    2.6.3 压控振荡器的选择  31-32
    2.6.4 频率捕捉电路  32-33
第三章相位噪声和抖动  33-66
  3.1 频率稳定度的基本概念  33-41
    3.1.1 相位噪声  34-36
    3.1.2 抖动  36-38
    3.1.3 相位噪声和抖动的关系  38-40
    3.1.4 长期抖动的图示  40-41
  3.2 振荡器的相位噪声  41-49
    3.2.1 振荡器中的相位噪声源  41-42
    3.2.2 Leeson／Robins模型  42-43
    3.2.3 Abidi／McNeill／Weigandt／Hajimiri模型  43-46
    3.2.4 Razavi／Dai模型  46-48
    3.2.5 Demir模型  48
    3.2.6 现有模型存在的问题  48-49
  3.3 改进的相位噪声模型  49-60
    3.3.1 电源／地噪声和衬底耦合噪声  49-50
    3.3.2 器件噪声的发生机制  50-52
    3.3.3 闪烁噪声优化  52-53
    3.3.4 提出的改进热噪声模型  53-57
    3.3.5 采用新的低噪声环振结构  57-59
    3.3.6 低噪声振荡器设计准则  59-60
  3.4 实验验证  60-66
    3.4.1 闪烁噪声优化  60-61
    3.4.2 环路成型热噪声随级数和对管尺寸的变化  61-62
    3.4.3 新型环振的相位噪声  62-63
    3.4.4 测试  63-66
第四章时钟恢复优化  66-103
  4.1 锁相环的基本单元  66-68
    4.1.1 鉴相器  66
    4.1.2 电荷泵  66-67
    4.1.3 压控振荡器  67
    4.1.4 分频器  67
    4.1.5 低通滤波器  67-68
  4.2 连续时间模型  68-79
    4.2.1 记法  68
    4.2.2 2类2阶环路  68-74
    4.2.3 2类3阶环路  74-78
    4.2.4 时域响应优化  78-79
  4.3 离散时间模型  79-87
    4.3.1 状态方程法  79-80
    4.3.2 冲激响应不变变换法  80-81
    4.3.3 事件驱动模型  81-83
    4.3.4 3阶环路  83
    4.3.5 环路的稳定性  83-87
  4.4 环路的相位噪声传递函数  87-90
    4.4.1 噪声传递函数  87-88
    4.4.2 VCO噪声传递特性  88-89
    4.4.3 参考噪声  89-90
    4.4.4 总输出噪声  90
  4.5 从功率谱密度到输山抖动  90-99
    4.5.1 现有的工作  90-91
    4.5.2 相位噪声和抖动的关系:z域的推导  91-93
    4.5.3 VCO噪声  93-97
    4.5.4 参考噪声  97-99
    4.5.5 不稳定情况下的输出抖动  99
  4.6 时钟恢复电路参数选择  99-103
    4.6.1 输入数据噪声  100-101
    4.6.2 VCO噪声  101-102
    4.6.3 总输出噪声  102-103
第五章电路原型和测试  103-116
  5.1 总体结构  103
  5.2 时钟恢复环路  103-109
    5.2.1 Savoj鉴相器  104
    5.2.2 不型振荡器  104-106
    5.2.3 高速电荷泵  106-108
    5.2.4 鉴频器  108-109
    5.2.5 环路的仿真结果  109
  5.3 辅助电路  109-111
    5.3.1 辅助锁相环  109-110
    5.3.2 PRBS  110
    5.3.3 P2S和S2P  110-111
  5.4 测试结果及分析  111-116
    5.4.1 测试结果  111-112
    5.4.2 测试结果分析  112-113
    5.4.3 测试装置和芯片照片  113-116
第六章结论和展望  116-118
  6.1 对本文工作的总结  116
  6.2 值得考虑的新方法  116-118
参考文献  118-124
感谢词  124-125

高速低噪声锁相时钟恢复电路研究

内容摘要

全文目录

相似论文