学位论文 > 优秀研究生学位论文题录展示

集成电路缺陷分布模型和容错技术研究

作　者: 赵天绪
导　师: 郝跃
学　校: 西安电子科技大学
专　业: 微电子学与固体电子学
关键词: 功能成品率局域缺陷变步长聚类算法空间分布模型负二项式分布模型容错结构冗余单元遗传算法
分类号: TN406
类　型: 博士论文
年　份: 1999年
下　载: 256次
引　用: 4次
阅　读: 论文下载

内容摘要

本文对集成电路制造过程中的缺陷空间分布模型和IC的容错结构及其成品率做了系统地理论研究。主要研究结果如下：根据缺陷在圆片上的位置首先给出了每个缺陷的模糊度，然后利用圆片上的缺陷与缺陷之间、缺陷与缺陷团之间以及缺陷团与缺陷团之间的相关性定义了缺陷团与团之间的相关系数，首次提出了适合于划分缺陷团的变步长模糊聚类算法（CSFCM）。其次对采集到的一批有缺陷的圆片样本利用变步长的模糊聚类算法进行缺陷团划分处理。最后对划分后的样本进行统计检验，得到了缺陷团在圆片上服从参数为λ的Poisson分布、团内缺陷数服从参数为α的Reyleigh分布等规律。根据前面得到的缺陷团在圆片上的分布以及团内缺陷数的分布等规律给出了缺陷空间分布新模型。在XD—YES模拟器中，分别采用负二项式分布模型和新模型作为空间分布模型对给定的IC版图进行模拟。模拟结果表明，在芯片面积比较小时，两个模型模拟结果之间差别很小，并且与实测结果也很接近；当芯片面积比较大时，两个模型模拟结果之间差别较大，新模型的模拟结果更接近于实测结果。本文根据用冗余行和冗余列修复缺陷阵列对应的二分图的特点，提出了一种Hopfield网络算法，有效地解决了冗余行和冗余列的最小分配问题。通过大量的实例验证，用该算法求解冗余行和冗余列的最小分配问题是十分有效的。本文根据修复缺陷阵列时冗余行数和冗余列数的变化情况，利用Markov链精确地分析了有冗余的存储器阵列的成品率。分析过程中考虑了缺陷的空间分布模型对存储器芯片成品率的影响。实例分析表明，用Markov链方法分析有冗余的存储器阵列的成品率比用传统的成品率分析方法精度高。随着冗余行和冗余列加入到存储器阵列，芯片面积在增加，一个圆片上的有效芯片数目在减少。本文综合考虑了当两级冗余加入芯片时，芯片面积的变化对成品率的影响情况。在冗余行（列）数目和冗余模块数目给定的条件下，给出了把给定容量的多兆位存储器最优地划分成若干模块的准则。对应这种划分可使存储器芯片的成品率得到最优地改善。容错技术主要集中在给系统中加入一定量的冗余单元来提高系统的成品率。然而，由于不同类型的子电路所占的芯片面积不同，当给系统中加入一定量的冗余单元时并没有使系统的成品率得到最优的改善。本文首次将整体优化的思想应用于集成电路的容错设计中，利用最优化的思想，提出了在芯片面积增量一集成电路缺陷分布模型和容错技术研究定的条件下使系统成品率改善最大的最优化模型。利用遗传算法求解了该优化模型。实验结果表明，在芯片面积增量一定的条件f，为使芯片成品率达到最优地改善，需要加入的冗余子电路数随着芯片上的缺陷密度的增加而增加：随电路中支撑电路面积的增加而减少，其原因是支撑电路没有容错能力，一旦有缺陷落入支撑电路，整个电路就会失效。研究结果表明：本文提出的容错技术对于提高电路的动态和静态成品率和可靠性是十分有效的。

全文目录

中文摘要  3-5
英文摘要  5-11
第一章绪论  11-23
  1．1 集成电路可制造性工程概述  11-13
  1．2 集成电路制造成品率的研究  13-20
    1．2．1 集成电路参数成品率的研究  15-17
    1．2．2 集成电路功能成品率的研究  17-20
  1．3 本文的主要研究内容和安排  20-23
第二章缺陷模型  23-32
  2．1 缺陷的类型  23-26
    2．1．1 冗余物缺陷  23-25
    2．1．2 丢失物缺陷  25-26
    2．1．3 氧化物针孔缺陷  26
    2．1．4 结泄漏缺陷  26
  2．2 模型假设  26-27
  2．3 缺陷的粒径分布及轮廓模型  27-29
  2．4 缺陷粒径分布在功能成品率模拟中的应用  29-32
第三章缺陷的空间分布  32-51
  3．1 缺陷的负二项式分布  32-34
    3．1．1 Poisson分布  32-33
    3．1．2 复合Poisson分布  33-34
    3．1．3 负二项式分布  34
  3．2 缺陷的成团效应及其表征  34-37
  3．3 划分缺陷团的变尺度聚类算法  37-42
    3．3．1 缺陷的隶属度及其性质  38-39
    3．3．2 缺陷团划分有效性的确定  39
    3．3．3 缺陷团划分的变尺度聚类算法  39-42
  3．4 硅圆片上缺陷数据采集  42-44
    3．4．1 硅圆片样本的设计  43-44
    3．4．2 硅圆片样本数据的处理  44
  3．5 缺陷的空间位置统计分布规律  44-49
    3．5．1 缺陷的空间位置规律的统计  44-45
    3．5．2 缺陷的空间分布参数的检验  45-49
  3．6 小结  49-51
第四章缺陷空间分布的应用  51-60
  4．1 缺陷的空间分布IC功能成品率模拟中的应用  51-55
    4．1．1 用于成品率模拟的负二项式分布模型  51-53
    4．1．2 用于成品率模拟的缺陷空间分布模型  53-55
  4．2 实验与分析  55-59
    4．2．1 金属阵列微电子测试图验证  55-56
    4．2．2 实际IC成品率预测和分析  56-59
  4．3 小结  59-60
第五章高位存储器的冗余分析  60-91
  5．1 树形存储器的结构及其概念  60-64
    5．1．1 传统RAM的缺点  60-61
    5．1．2 树形RAM的结构  61-63
    5．1．3 TRAM的布局  63-64
    5．1．4 TRAM的特点  64
  5．2 缺陷TRAM的修复及冗余分配算法  64-74
    5．2．1 缺陷阵列的二分图表示  65-67
    5．2．2 缺陷RAM的修复  67-68
    5．2．3 冗余单元分配的神经网络算法  68-74
  5．3 冗余TRAM的成品率分析  74-82
    5．3．1 一个模块的成品率模型  75-82
    5．3．2 冗余TRAM的成品率  82
  5．4 基于有效面积的成品率综合评价  82-89
    5．4．1 综合评价指标  83-85
    5．4．2 实例分析与结论  85-89
  5．5 小结  89-91
第六章集成电路的多级容错结构的优化分析  91-120
  6．1 一种有效的容错结构及其成品率分析  91-98
    6．1．1 容错结构及其重组算法  91-93
    6．1．2 成品率分析  93-96
    6．1．3 电路容错设计分析  96-98
  6．2 阵列处理器的树形容错结构  98-103
    6．2．1 k-FT树型形结构的可靠性分析  98-100
    6．2．2．冗余单元的分配  100-103
  6．3 分级容错的优化设计  103-111
    6．3．1 子单元级冗余的优化分析  103-108
    6．3．2 单元级冗余的优化分析  108-111
  6．4 VLSI的三维容错结构  111-118
    6．4．1 3-维阵列中的间隙冗余结构  111-115
    6．4．2 VLSI芯片成品率的估计  115-118
  6．5 小结  118-120
第七章结束语  120-122
致谢  122-123
参考文献  123-136
攻读博士学位期间的研究成果  136-137

集成电路缺陷分布模型和容错技术研究

内容摘要

全文目录

相似论文