学位论文 > 优秀研究生学位论文题录展示

基于CCSDS IDC星载图像压缩算法的FPGA实现技术

作　者: 徐晓东
导　师: 周以齐
学　校: 山东大学
专　业: 机械电子工程
关键词: 图像压缩 CCSDS FPGA 离散小波变换 SoPC
分类号: TP391.41
类　型: 博士论文
年　份: 2011年
下　载: 207次
引　用: 0次
阅　读: 论文下载

内容摘要

随着航天技术的发展,不论是深空探索还是对地观测,卫星图像获取设备分辨率日益提高,获得的遥感图像数据越来越多,数据下传压力越来越大,因而星载图像压缩技术在深空、遥感领域中起着越来越重要的作用。目前,按照去相关技术,在星载图像压缩系统中主要采用了基于预测的差分脉冲编码调制(DPCM)算法、基于离散余弦变换(DCT)的算法以及基于离散小波变换(DWT)的算法,具体采用的静止图像压缩标准有CCSDS LDC、JPEG、JPEG2000、SPIHT等标准,但它们存在计算复杂度高甚至分块效应的缺点,不太适合星载应用。因而,空间数据系统咨询委员会(CCSDS)着手建立一种新的适合于空间应用的星载图像压缩算法,并于2005年11月正式推出了IDC(Image Data Compression)图像数据压缩推荐标准。IDC采用了9/7离散小波变换,支持无损压缩和有损压缩,支持码流渐进传输。该算法计算复杂度低,支持快速、低功耗硬件实现,获得了与JPEG2000相近的性能,是专门为空间应用而设计的压缩标准,满足星载应用的要求。为对卫星获取的海量图像数据进行实时压缩,解决数据存储和传输的压力,本文对CCSDS推出的IDC星载图像压缩算法及其硬件实现展开研究,利用先进的FPGA技术,研究并设计了IDC算法的IP软核,将该IP核集成于CoreConnect的PLB总线上,构建一个较完整的单芯片星载图像压缩系统。论文的主要内容如下：(1)研究了CCSDS IDC图像数据压缩标准,对算法进行了分析和仿真。经与JPEG2000压缩算法对比,IDC压缩算法的计算复杂度和硬件实现复杂度较低,非常适合星载环境图像数据压缩的应用。(2)研究了IDC所采用的9/7离散小波变换算法,并将其转换为有利于快速计算和VLSI实现的提升格式。提出了9/7整数离散小波变换提升格式的VLSI实现结构,简化了计算过程,便于数据的有序处理。改进设计了9/7浮点离散小波变换卷积算法的VLSI实现结构,设计了9/7浮点离散小波变换提升格式VLSI实现结构。在9/7浮点离散小波变换的卷积算法和提升格式实现结构中,采用基于CSD编码的移位加运算代替了常系数乘法,实现了无乘法计算,缩短了延时路径,提高了计算频率,节约了硬件资源。在研究设计的二维离散小波变换的VLSI结构中,采用行、列并行变换结构,加快了变换速度,提高了小波变换效率；且行变换模块和列变换模块均采用内嵌边界延拓处理方法,减少了所需的内存容量。(3)研究了IDC标准中位平面编码器算法,与离散小波变换的计算密集型不同,它的数据运算并不复杂,而是以大量的比较、移位和逻辑判断操作为主的处理过程,而且数据的有序流动是一个比较复杂的过程,要频繁访问存储单元。基于并行技术提出了位平面编码器VLSI实现架构,提高了位平面数据的处理能力。该架构主要包括直流系数初始编码模块、交流系数位深编码模块和位平面编码模块。为减少块内扫描时间,按系数集合分类的方法进行块内并行扫描,大幅减少每个块的扫描时间。为减少一个段的扫描时间,采取了块分组并行扫描的方法。为加快位平面最优编码选项计算速度,采取了块分组并行统计的方法。(4)基于Xilinx公司Virtex-ⅡPro FPGA芯片内嵌的PowerPC处理器硬核、IBM CoreConnect,总线结构和基于单芯片设计星载压缩系统的思想,提出一种基于PowerPC+CoreConnect PLB+IDC IP软核的星载图像压缩系统SoPC架构,提供了通过片上总线集成外围IP软核的方法,降低了小卫星图像压缩有效载荷的体积、复杂度和成本,缩短了研制周期。设计了基于CoreConnect PLB,总线的IDC图像压缩IP软核,开发了符合PLB总线的IP核IPIF接口,将设计的软核集成于PLB总线上,构建了在单一芯片FPGA内将各种不同的IP核连接到一起构成一个较完整应用的星载图像压缩系统。本文在研究设计了1DC算法IP软核的基础上,进行了功能验证和系统设计,整个系统在Xilinx公司的Virtex-ⅡPro FPGA开发系统上进行验证和实现。

全文目录

摘要  11-13
Abstract  13-16
缩略词注释表  16-18
第1章绪论  18-32
  1.1 课题背景及意义  18-20
  1.2 星载图像压缩系统研究现状  20-26
    1.2.1 星载图像压缩算法的研究现状  21-25
    1.2.2 星载图像压缩算法硬件实现技术的研究现状  25-26
  1.3 SoPC技术  26-30
    1.3.1 SoPC的设计流程  27-28
    1.3.2 SoPC中的关键部件  28-30
  1.4 主要研究内容  30-32
第2章 CCSDS IDC中小波变换的提升格式转化  32-46
  2.1 图像压缩中的小波变换  32-38
    2.1.1 连续小波变换  33
    2.1.2 离散小波变换  33-34
    2.1.3 多分辨率分析  34-35
    2.1.4 小波基的选择  35-36
    2.1.5 图像的小波分解及特点  36-38
  2.2 离散小波变换的快速算法  38-42
    2.2.1 Mallat算法  38-39
    2.2.2 提升格式  39-40
    2.2.3 双正交小波的提升格式系数计算  40-42
  2.3 IDC小波及其提升格式的转化  42-45
    2.3.1 9/7整数离散小波变换提升格式转化  42-44
    2.3.2 9/7浮点小波变换提升格式转化  44-45
  2.4 本章小结  45-46
第3章离散小波变换的VLSI实现  46-70
  3.1 FPGA片内存储器RAM设计  46-47
  3.2 离散小波变换的边界处理  47-48
  3.3 离散小波变换硬件实现的优化技术  48-51
    3.3.1 CSD编码乘法器设计  48-49
    3.3.2 流水处理和并行处理技术  49-51
  3.4 小波系数字长的确定  51-52
  3.5 二维9/7离散小波变换VLSI实现的体系结构  52-54
  3.6 二维9/7整数离散小波变换实现  54-59
  3.7 二维9/7浮点离散小波变换实现  59-66
    3.7.1 卷积实现  60-64
    3.7.2 提升实现  64-66
  3.8 三级二维离散小波变换的实现  66-69
  3.9 本章小结  69-70
第4章位平面编码器的VLSI实现  70-96
  4.1 位平面编码器工作原理  70-74
  4.2 段头信息的确定  74
  4.3 位平面编码器VLSI实现总体架构  74-95
    4.3.1 直流系数初始编码及VLSI实现  77-83
    4.3.2 交流系数块位深编码  83
    4.3.3 位平面编码及VLSI实现  83-95
  4.4 本章小结  95-96
第5章系统设计与验证  96-104
  5.1 研究开发环境  96-97
  5.2 IDC算法功能验证  97-99
  5.3 基于CoreConnect总线的图像压缩SoPC架构  99-102
  5.4 系统验证  102-103
  5.5 本章小结  103-104
总结与展望  104-108
  总结  104-106
  展望  106-108
附录1  108-110
附录2  110-112
参考文献  112-122
致谢  122-124
攻读博士学位期间发表的论文  124-126
外文论文  126-134
学位论文评阅及答辩情况表  134

基于CCSDS IDC星载图像压缩算法的FPGA实现技术

内容摘要

全文目录

相似论文