学位论文 > 优秀研究生学位论文题录展示

基于脉冲技术低功耗高性能触发器设计

作　者: 戴燕云
导　师: 沈继忠
学　校: 浙江大学
专　业: 电路与系统
关键词: CMOS 低功耗触发器双电源电压多阈值时钟低摆幅多值电路
分类号: TN783
类　型: 博士论文
年　份: 2009年
下　载: 108次
引　用: 1次
阅　读: 论文下载

内容摘要

随着VLSI集成度的提高,芯片特征尺寸的缩小,电路规模越来越大,同时芯片工作速度越来越快,这使芯片的功耗越来越大,低功耗设计已经成为VLSI设计必须遵循的规范。同时随着便携式电子设备不断的发展,更需要低功耗设计延长电池寿命。所有这些因素都促使了发展能在保持系统高性能基础上的低功耗技术。当前高性能微处理器设计中,时钟网络的功耗占据了芯片总功耗的很大一部分。时钟网络由触发器和时钟树组成。触发器是数字系统的关键部件,它影响着系统的各项性能,如功耗、时钟子系统的实现、信号的完整性、芯片的面积、全局布线、封装以及散热等问题。在DSP应用中,触发器不仅用于流水线,而且被用来实现延迟元件(Z^-1)。因此,设计低功耗、高性能的触发器是数字系统设计的重要任务。脉冲式触发器与传统的主从触发器相比,具有电路结构简单、软边沿、低延时、低功耗等优点,越来越受到关注。至今,较多文献对脉冲式触发器进行了研究。本文主要研究基于脉冲技术的低功耗、高性能触发器的设计。提出了二值脉冲式触发器的通用结构和具体的电路设计。双电源电压技术是能有效降低电路功耗又不降低电路性能的低功耗技术,文中提出了能应用于双电源电压方案,很好地承担采用VS-CVS技术设计电路中关键路径上的电平转换任务的脉冲式电平转换触发器。降低时钟频率和时钟信号的电压摆幅能有效地降低时钟系统功耗,文中设计了新的时钟低摆幅双边沿脉冲式触发器。随着CMOS工艺进入深亚微米阶段,漏电流功耗成为不可忽视的一部分,本文利用多阈值技术设计了新的多阈值低功耗脉冲式触发器。最后本文将二值脉冲式触发器的设计延伸到三值脉冲式触发器的设计,提出了三值脉冲式触发器的通用结构和设计方法,并设计了各种具体的三值脉冲式触发器。设计实例表明所提出的二值、三值脉冲式触发器通用结构和设计方法具有简单性、实用性以及先进性。所设计的各种低功耗触发器均用HSPICE进行了模拟和验证,均具有正确的逻辑功能和良好的瞬态特性。和相关文献的电路相比,新设计的电路具有电路结构简单、低功耗、低延时以及低功耗延时积（PDP）的特点。文中所设计的各种低功耗、高性能脉冲式触发器可用于低功耗、高速VLSI中。设计的低功耗、高性能脉冲式电平转换触发器可用于采用VS-CVS技术的电路的关键路径上。

全文目录

致谢  5-6
摘要  6-8
Abstract  8-13
图目次  13-15
表目次  15-16
第1章绪论  16-21
  1.1 低功耗研究的意义  16-17
  1.2 本文研究背景和内容  17-21
第2章 CMOS电路的性能指标  21-32
  2.1 CMOS电路的功耗指标  21-25
    2.1.1 动态功耗  22-23
    2.1.2 短路功耗  23-24
    2.1.3 静态功耗  24-25
  2.2 触发器的特性指标  25-28
    2.2.1 模拟测试平台  25
    2.2.2 触发器的功耗指标  25-26
    2.2.3 触发器的时间参数指标  26-28
  2.3 CMOS电路的优化  28-31
  2.4 本章小结  31-32
第3章二值低功耗脉冲式触发器通用结构和设计方法  32-49
  3.1 脉冲式触发器概述  32-33
  3.2 传输电压开关理论  33-37
    3.2.1 开关变量和开关代数  34
    3.2.2 信号变量和信号代数  34-35
    3.2.3 联结运算  35-36
    3.2.4 传输电压开关理论  36-37
  3.3 二值脉冲式触发器的通用结构  37-39
  3.4 二值动态显性双边沿脉冲式D触发器的设计  39-42
    3.4.1 电路设计  39-41
    3.4.2 模拟结果与比较  41-42
  3.5 二值静态隐性单边沿脉冲式JK触发器的设计  42-47
    3.5.1 电路设计  43-45
    3.5.2 模拟结果  45-47
  3.6 二值静态隐性双边沿脉冲式RS触发器的设计  47-48
  3.7 本章小结  48-49
第4章低功耗双电源脉冲式电平转换触发器设计  49-61
  4.1 双电源电压技术  49-50
  4.2 脉冲式电平转换触发器  50-52
    4.2.1 自我预充电式电平转换触发器  50
    4.2.2 隐性双边沿脉冲式电平转换触发器  50-52
    4.2.3 显性双边沿脉冲式电平转换触发器  52
    4.2.4 反馈双边沿触发电平转换触发器  52
  4.3 新型动态显性双边沿脉冲式电平转换触发器  52-55
  4.4 模拟结果与比较  55-59
  4.5 本章小结  59-61
第5章时钟低摆幅低功耗脉冲式触发器设计  61-69
  5.1 时钟低摆幅技术和双边沿触发技术  61-62
  5.2 时钟低摆幅双边沿脉冲式差分触发器  62-68
    5.2.1 脉冲式差分触发器  62-63
    5.2.2 时钟低摆幅双边沿脉冲式差分触发器  63-65
    5.2.3 模拟结果与比较  65-68
  5.3 本章小结  68-69
第6章多阈值低功耗脉冲式触发器设计  69-84
  6.1 漏电流功耗  69-70
  6.2 亚阈值电流控制技术  70-73
    6.2.1 堆栈效应技术  70
    6.2.2 动态阈值电压技术  70-71
    6.2.3 双阈值电压技术  71-73
  6.3 时钟低摆幅多阈值显性双边沿脉冲式触发器  73-83
    6.3.1 两种典型显性脉冲式触发器  74-76
    6.3.2 低摆幅多阈值双边沿显性脉冲式触发器(LS-ep-FF)  76-79
    6.3.3 模拟结果与比较  79-83
  6.4 本章小结  83-84
第7章三值低功耗脉冲式触发器通用结构和电路设计  84-104
  7.1 三值CMOS文字电路和反相器  84-86
  7.2 三值触发器概述  86-88
  7.3 三值脉冲式触发器的通用结构  88-90
  7.4 三值脉冲式触发器电路设计  90-102
    7.4.1 三值脉冲式D触发器设计  91-96
    7.4.2 三值脉冲式JKL触发器设计  96-102
  7.5 本章小结  102-104
第8章结论  104-107
参考文献  107-117
作者简历及在学习期间取得的科研成果  117-118

基于脉冲技术低功耗高性能触发器设计

内容摘要

全文目录

相似论文