学位论文 > 优秀研究生学位论文题录展示

神经网络的FPGA实现及其在网络拥塞控制中的应用

作　者: 孙莉萍
导　师: 顾美康
学　校: 上海师范大学
专　业: 通信与信息系统
关键词: BP神经网络现场可编程门阵列往返时延坐标旋转计算机算法协同仿真
分类号: TN791;TP393.07
类　型: 硕士论文
年　份: 2008年
下　载: 261次
引　用: 2次
阅　读: 论文下载

内容摘要

本文提出将神经网络应用在Internet网络中,根据网络的性能参数,实时控制发送端的速率,有效减少网络拥塞发生的可能,提高信道资源的利用率。该设计利用BP神经网络算法,硬件实现选用Altera公司CycloneⅡ芯片,相比过去软件进行流量控制速度更快,而且FPGA的可在线编程、高度集成化、并行处理等优点在该设计中得到了充分的体现。本设计采用离线学习和在线测试结合的方式,工作由两部分组成:第一部分研究的主要内容是基于神经网络的拥塞控制器的理论验证和方案比较。首先确定神经网络的结构,选择路由器过去几个时刻的网络参数RTT作为训练样本,并且进行matlab仿真;然后用多种途径拟合激励函数,使之易于硬件实现,选择与激励函数曲线最佳拟合的方案;最后通过建立的模型对测试样本进行软件测试,记录实验数据。第二部分研究的主要内容是RTT预测控制器专用模块的设计和测试。首先对系统进行功能定义、模块划分和接口定义,利用原理图、状态机、布尔表达式、硬件描述语言、IP核等设计各个子模块对神经网络硬件实现;提出新的基于模型设计的方法,用simulink自动生成HDL语言。系统测试验证阶段采用modelsim、simulink等EDA工具协同来完成。本文对基于模型设计中的关键问题,如:浮点定点转换、并行状态机设计、软硬件协同仿真等进行了研究。基于模型设计借助了Matlab/Simulink强大的运算和仿真能力,与传统FPGA设计方法相比,前者不仅缩短了开发周期,而且将系统描述和硬件实现有机地融为一体。

全文目录

摘要  2-3
ABSTRACT  3-7
第一章引论  7-11
  1.1 研究的内容和意义  7-8
  1.2 神经网络实现技术  8-10
  1.3 主要任务和创新点  10-11
第二章人工神经网络理论基础  11-16
  2.1 单神经元理论模型  11
  2.2 神经网络模型  11-13
  2.3 误差回传神经网络  13-15
  2.4 激活函数特性  15-16
第三章基于网络拥塞控制的神经网络构造  16-24
  3.1 网络拥塞问题发生的原因  16-17
  3.2 拥塞控制方法  17-18
  3.3 BP 网络的性能分析  18-19
  3.4 神经网络结构确定  19-22
  3.5 训练方法改进  22-24
第四章 EDA 技术及FPGA 应用  24-31
  4.1 EDA 技术及其发展  24-25
  4.2 VHDL 语言  25
  4.3 FPGA 结构和特点  25-26
  4.4 QUARTUSII 设计流程  26-30
  4.5 QUARTUSII 支持多种EDA 工具  30-31
第五章控制器硬件实现方法研究和比较  31-65
  5.1 结构框图和模块划分  31
  5.2 接口模块设计  31-35
  5.3 手工编码设计  35-52
  5.4 基于模型的设计  52-62
  5.5 传统代码设计与基于模型设计之比较  62-65
第六章仿真、验证和结果分析  65-69
  6.1 HDL 协同仿真  65-67
  6.2 使用FPGA 快速验证算法原型  67-69
第七章总结和展望  69-71
  7.1 本文主要完成的工作  69-70
  7.2 后续工作的展开  70-71
致谢  71-72
参考文献  72-75
附录  75-77
攻读学位期间取得的研究成果  77-79
附件  79

神经网络的FPGA实现及其在网络拥塞控制中的应用

内容摘要

全文目录

相似论文