学位论文 > 优秀研究生学位论文题录展示
基于光学邻近校正的双重图形研究
作 者: 潘意杰
导 师: 史峥
学 校: 浙江大学
专 业: 电路与系统
关键词: 可制造性设计 双重图形 光学邻近校正 OPC重用
分类号: TN402
类 型: 硕士论文
年 份: 2008年
下 载: 80次
引 用: 1次
阅 读: 论文下载
内容摘要
集成电路设计发展到超深亚微米,其特征尺寸越来越小,并趋近于曝光系统的理论极限,光刻后硅片表面成像将产生严重的畸变,即产生光学邻近效应(Optical Proximity Effect,OPE)。随着光刻技术面临更高要求和挑战,双重图形技术(Double Patterning Technology,DPT)作为最新提出的光刻分辨率增强技术(Resolution Enhancement Technology,RET),其在45nm及以下节点设计制造的重要性已在最近的国际半导体技术路图(ITRS-2007)得到阐述,并获得业界的广泛青睐。双重图形技术只需对现有光刻基础设施进行很小的改动,就可以有效填补更小节点的光刻技术空白。然而,DPT流程及运算的复杂性困扰着设计人员将其应用到量产。除却光刻设备所带来的套刻精度(Overlay)等客观因素,双重图形所面临的艰难挑战涉及到设计图形分解、光学邻近校正(OPC)和分解质量验证,这些将直接关系到生产设计良率和生产周期的提高。本论文主要探讨DPT和OPC的交互问题,根据DP设计思想及目前所存在的分解问题,分析OPC重用策略,提出基于边修正的OPC校正流程,用于DPT中OPC后版图的局部修正和重用,该方法可有效植入现有MBOPC系统中。双重图形实施过程中,首要问题是分解问题。分解闪存单元等一维结构相对直接,逻辑单元电路等的复杂二维(2D)结构则不同,在将多边形缝合成原始电路版图的逻辑图形时,往往会出现严重的颈缩和线条末端缩短等问题。我们首先根据双重图形流程中OPC差别,将版图分解划分为三类,自然分解、重切割及重设计,由于后两者分解的不确定因素不可避免地导致其对后续步特别是OPC的严重影响。通过分析光强、纹波效应、段移动、动态校正范围等,我们建立起版图分解和光学邻近校正之间的关系,也就是有效利用前次OPC的段和段偏移量信息,从而使得校正信息的得到有效复用。同时,针对版图的不用分解方式即保守还是激进的分析,光源不同参数设置探讨作简要分析展望。双重图形技术面临的诸多复杂过程将影响其在制造领域的迅速应用,其中最突出的因素是设计的复杂度和数据量急剧增长。本研究通过分析版图分解问题和光学邻近校正中的信息重用,在重分解修正后的版图与前次OPC数据建立了关联,实施多边段的动态校正。通过实验表明,在保证版图校正精确度的同时,大量的运行时间得到了节省,有效地缩短校正周期。
|
全文目录
摘要 3-4 ABSTRACT 4-7 第1章 绪论 7-14 1.1 集成电路发展概况 7-8 1.2 集成电路的设计及自动化技术 8-9 1.3 集成电路的制造工艺 9-10 1.4 集成电路可制造性设计(DFM) 10-13 1.5 本文完成的主要工作及组织结构 13-14 第2章 光刻工艺及分辨率增强技术 14-29 2.1 光刻工艺 14 2.2 分辨率增强技术(RET) 14-21 2.3 光学邻近校正(OPC) 21-26 2.3.1 OPC工作方式 21-23 2.3.2 OPC技术优势 23 2.3.3 光刻模型 23-24 2.3.4 掩模设计因素和限制 24-26 2.4 双重图形技术(DPT) 26-29 2.4.1 双重图形制程 27-28 2.4.2 双重图形研究的现状 28-29 第3章 光学邻近校正与双重图形的问题分析 29-35 3.1 研究背景介绍 29 3.2 问题描述 29-31 3.3 问题分析及研究目标 31-35 第4章 分解算法、冲突的解决及OPC分析 35-47 4.1 分解问题的阐述 35-37 4.2 分解执行的困难 37-38 4.3 DP分解的版图设计兼容性 38-39 4.4 DPT分解的重分类 39-41 4.5 基于边修正的OPC重用算法分析 41-47 4.5.1 段移动分析 41-43 4.5.2 纹波效应分析 43-45 4.5.3 校正范围分析 45-46 4.5.4 误差分析方法 46-47 第5章 算法及验证分析 47-61 5.1 算法分析 47-54 5.1.1 图形切割演变 48-49 5.1.2 多边形预校正及匹配 49-51 5.1.3 段类型的划分及重用 51-52 5.1.4 计算误差的分析 52 5.1.5 复杂度分析 52-54 5.2 试验结果与讨论 54-59 5.3 光源优化 59-61 第6章 总结展望 61-62 参考文献 62-65 致谢 65-66 作者简历 66
|
相似论文
- 光刻可行性测试的实现及其优化方法,TN407
- 功率场效应晶体管(MOSFET)的可制造性设计,TN386.1
- 纳米工艺寄生参数提取优化,TN402
- AlGaN/GaN异质结器件提升二维电子气浓度的研究,TN325
- 0.18um到90nm工艺转变对P&R影响的研究,TN47
- 基于AHP模糊综合评价在SMT新产品DFM评估中的应用,F224
- 冗余金属填充对电特性的影响研究,TN405.97
- VLSI后端设计中针对CMP平坦度的DFM,TN47
- 基于光刻模型的OPC切分研究,TN305.7
- 基于可制造性设计研究及测试芯片设计,TN402
- 视频处理芯片HTV190物理实现的方法研究,TN47
- 辅助图形在工艺窗口OPC模型中的应用以及广义OPC的概念,TN305
- 针对某引信机构的虚拟设计与加工的实践研究,TJ430
- 描述集成电路制造过程基于卷积核的可制造性模型研究,TN402
- 基于65nm工艺的256Bit eFuse设计,TN402
- 基于65纳米制造工艺的ARM9核后端物理设计,TP368.11
- 基于PCB板级电路模块可制造性设计的分析与仿真,TN41
- 纳米级集成电路分辨率增强技术研究,TN405
- 应用于OPC的多边形匹配比较研究,TN405
- 纳米级电路分辨率增强技术及可制造性设计研究,TN402
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 设计
© 2012 www.xueweilunwen.com
|