学位论文 > 优秀研究生学位论文题录展示

SRAM软故障侦测与纠错方法研究及其电路实现

作　者: 沙亚兵
导　师: 李文石
学　校: 苏州大学
专　业: 微电子学与固体电子学
关键词: BISR ECC XOR-Tree 时延面积功耗
分类号: TP333.8
类　型: 硕士论文
年　份: 2011年
下　载: 8次
引　用: 0次
阅　读: 论文下载

内容摘要

BISR的本质是自动实现电路内部纠错的功能。为监督SRAM中176bit宽的并行数据,本文提出一种基于扩展汉明码的BISR电路优化技术。本文工作主要目标有二:一是基于XOR运算的可交换性原理来构造可合并项的特征图,梳理XOR-Tree之后尽量共用电路单元,比较优化前和优化后所需要的XOR数;二是应用TSMC 90nm工艺库,在优化XOR-Tree的基础上,进行物理层设计电路,详细地分析与改进具体的设计。论文的主要内容有四:(1)研究了ECC技术的发展历史以及ECC技术目前所取得的成就,分析了目前技术的主要优缺点,达到了对ECC技术的基本掌握;(2)针对目前主流的编解码技术,通过分析项目的实际情况,比较几种算法;(3)参考前人所做工作,设计出输入输出阵列图,以便分析XOR-Tree结构,在保证电路功能不变的情况下,精简电路所使用的逻辑单元;(4)对电路进行了物理层次设计,主要针对时序、面积以及功耗进行了分析和优化,对比了优化前和优化后的结果,指出了进一步优化电路的建议和想法。仿真结果的关键数据显示,时延与面积分别降低了约28%和约35%,功耗也有显著的降低,约36%。最终版图后时延为1.5ns,面积为6200μm2,平均功耗是0.54mW,表明了本优化方法的有效性。研究结论认为:针对SRAM中部分需要重复多次的电路,可以考虑先分析电路结构。例如本文中,对前人的扩展汉明码公式优化方案进行了研究与总结,在此基础上提出了输入输出分析图,与原来公式分析法相比,更具直观性和有效性,也对未来的拓扑图及IC设计提供了建议。

全文目录

中文摘要  4-5
Abstract  5-9
第一章绪论  9-17
  1.1 课题背景  9-10
  1.2 软故障的概念  10-12
  1.3 国内外研究进展分析  12-16
    1.3.1 ECC 发展历程  12-14
    1.3.2 ECC 技术分析  14-16
  1.4 研究工作与创新点  16-17
第二章解析冗余及校验码概论  17-23
  2.1 解析冗余思想  17-18
  2.2 校验编码方式概述  18-20
  2.3 校验码选择  20-22
  2.4 本章小结  22-23
第三章扩展汉明码的前端电路设计与验证  23-32
  3.1 汉明码述要  23-26
  3.2 验证平台的搭建  26-29
  3.3 仿真结果  29-30
  3.4 综合结果  30-31
  3.5 本章小结  31-32
第四章全定制ECC 电路分析及结构优化  32-42
  4.1 需求分析  32-33
  4.2 电路分析优化方案以及电路建模  33-38
  4.3 版图前时延分析  38-41
  4.4 本章小结  41-42
第五章全定制电路物理实现  42-54
  5.1 全定制设计方法  42
  5.2 互连线延迟  42-44
  5.3 SI（Signal Integrity）信号完整性  44-46
  5.4 耦合电容错报分析  46-47
  5.5 版图设计结果及分析  47-49
  5.6 版图后时延确认  49-50
  5.7 功耗分析  50-53
    5.7.1 基本概念  50
    5.7.2 功耗计算结果  50-53
  5.8 本章小结  53-54
第六章总结与展望  54-56
  6.1 总结  54-55
  6.2 展望  55-56
参考文献  56-60
附录  60-61
攻读学位期间发表的论文  61-62
致谢  62-63

SRAM软故障侦测与纠错方法研究及其电路实现

内容摘要

全文目录

相似论文