学位论文 > 优秀研究生学位论文题录展示

600V高压VDMOS器件导通电阻仿真优化设计

作 者: 王泗禹
导 师: 李泽宏;寻培珏
学 校: 电子科技大学
专 业: 软件工程
关键词: 高压VDMOS 导通电阻 击穿电压 双外延层结构
分类号: TN386
类 型: 硕士论文
年 份: 2010年
下 载: 81次
引 用: 0次
阅 读: 论文下载
 

内容摘要


垂直导电双扩散场效应晶体管(VDMOS)器件具有高的输入阻抗、高的开关速度、宽的安全工作区以及很好的热稳定性等特点,广泛应用于汽车电子、移动通信、雷达、马达驱动、开关电源、节能灯等各种领域。本文的主要工作为自行设计一套适用于耐压600V应用环境的高压大功率VDMOS器件,具有较小功率管导通电阻,并将设计的重心放在降低功率VDMOS的导通电阻和增加其电流能力上,并做优化设计。本文的主要研究内容如下。1.深入学习VDMOS的工作原理和物理机理,研究VDMOS导通电阻的构成及其与器件参数之间的关系,并通过计算机工艺模拟仿真,研究导通电阻与工艺条件和工艺参数之间的定量关系。在高压VDMOS中(>500V),导通电阻主要由高阻外延层的电阻值决定,并且与实际工艺条件有很大的关系。并在此基础上,从半导体器件物理出发,建立了导通电阻的物理解析模型,以此模型为指导,结合设计指标要求,设计并优化器件的结构参数。2.由器件的阈值电压等参数出发,初步确定了VDMOS元胞的部分结构参数;并在对器件导通电阻进行的研究的基础上,对影响VDMOS元胞导通电阻的主要因素,元胞栅孔间距和外延层杂质浓度进行了优化;然后通过器件仿真和工艺器件联合仿真,对理论分析的结论进行了进一步的修正,最终确定了本次设计器件的工艺步骤和每步具体工艺条件。3.通过对测试结果的分析,进一步完善了整体功率VDMOS器件的导通电阻模型,并在此基础上,对VDMOS器件进行了进一步优化并提出双外延层结构来进一步降低导通电阻,最终测试结果满足最初的设计指标。

全文目录


摘要  4-5
ABSTRACT  5-9
第一章 绪论  9-20
  1.1 课题选题依据与研究意义  10-17
    1.1.1 VDMOS 器件的结构特点与分类  10-11
    1.1.2 VDMOS 器件工作原理  11
    1.1.3 VDMOS 器件静态特性  11-12
    1.1.4 VDMOS 器件的动态特性  12-14
    1.1.5 VDMOS 器件主要参数  14-15
    1.1.6 VDMOS 器件的发展  15-16
    1.1.7 VDMOS 的主要技术特点  16-17
    1.1.8 小结  17
  1.2 VDMOS 的发展态势与市场前景  17-18
    1.2.1 VDMOS 器件的主要应用范围  17-18
    1.2.2 VDMOS 的市场前景  18
  1.3 本论文的主要工作  18-20
第二章 高压VDMOS 器件导通电阻模型  20-29
  2.1 VDMOS 导电原理分析  20-22
  2.2 VDMOS 导通电阻模型  22-29
    2.2.1 接触电阻模型  23
    2.2.2 N 型漏区电阻模型  23-24
    2.2.3 沟道电阻模型  24-25
    2.2.4 积累层电阻模型  25
    2.2.5 JFET 区电阻模型  25-26
    2.2.6 外延层漂移区电阻模型  26-29
第三章 VDMOS 器件设计  29-56
  3.1 纵向结构设计  29-42
    3.1.1 外延材料电阻率、外延层厚度的选取  29-30
    3.1.2 PBODY 结深设计  30-35
    3.1.3 对多外延层结构的仿真模拟  35-41
    3.1.4 纵向结构对导通电阻的影响  41-42
    3.1.5 小结  42
  3.2 横向结构设计  42-47
    3.2.1 元胞结构设计及结构参数推导  42-45
    3.2.2 终端结构设计  45-46
    3.2.3 栅氧化层厚度的设计  46-47
  3.3 VDMOS 元胞多晶硅栅宽a 优化  47-56
    3.3.1 对元胞多晶硅栅宽a 进行理论优化  47-51
    3.3.2 对元胞多晶硅栅宽a 进行器件仿真优化  51-53
    3.3.3 对元胞多晶硅栅宽a 进行工艺器件联合仿真  53-56
第四章 3N60 高压VDMOS 器件的制备与测试  56-73
  4.1 版图设计  56-60
    4.1.1 M10 次版图的设计  57
    4.1.2 M20 次版图的设计  57-58
    4.1.3 M30 次版图的设计  58-59
    4.1.4 M40 次版图的设计  59
    4.1.5 M50 次版图的设计  59-60
    4.1.6 M60 次版图的设计  60
  4.2 VDMOS 器件的工艺制备  60-65
    4.2.1 器件设计指标要求  60-62
    4.2.2 工艺流程  62-64
    4.2.3 工艺加工流程过程中器件的剖面结构示意  64-65
  4.3 VDMOS 性能测试  65-73
    4.3.1 VDMOS 直流特性测试  66-69
    4.3.2 器件温度特性测试  69-73
第五章 结论  73-74
致谢  74-75
参考文献  75-77
附录  77-78

相似论文

  1. 基于SILVACO模拟的100V VDMOSFET研究和设计,TN386
  2. 功率UMOSFET器件新结构及其特性研究,TN386
  3. 气固两相体放电及其应用研究,X505
  4. 雷电冲击电压下两相体放电特性研究,O46
  5. SiC SJ SBD设计与仿真,TN302
  6. 功率VDMOS器件结构与优化设计研究,TN386
  7. 结型半导体换能元研究,TN301
  8. 5A/200V JBS整流管的设计,TN35
  9. 碳化硅功率UMOSFET器件结构设计及特性研究,TN386
  10. 蒙特卡洛模拟c-C4F8与CHF3混合气体的放电特性,TM213
  11. 功率集成电路兼容技术的研究,TN492
  12. 基于介质电场增强理论的SOI横向高压器件与耐压模型,TN386
  13. SOI横向高压器件纵向耐压理论与新结构,TN386
  14. 4H-SiC BJT功率器件新结构与特性研究,TN386
  15. 提升高压PMOS漏极击穿电压的工艺改进方法,TN305
  16. 射频大功率LDMOS静态特性分析与优化,TN432
  17. 微米级液滴气液两相体击穿特性研究,X505
  18. 基于气体电离的气敏传感器的研究,TP212.2
  19. GaN基HEMT耐压结构的研究与设计,TN322.8
  20. LDMOS的电学特性分析与建模,TN402

中图分类: > 工业技术 > 无线电电子学、电信技术 > 半导体技术 > 场效应器件
© 2012 www.xueweilunwen.com