学位论文 > 优秀研究生学位论文题录展示

基于FPGA的低密度奇偶校验码的研究

作　者: 张建光
导　师: 刘剑飞；曾祥烨
学　校: 河北工业大学
专　业: 物理电子学
关键词: LDPC码 RU算法准循环LDPC码 FPGA实现
分类号: TN911.2
类　型: 硕士论文
年　份: 2010年
下　载: 40次
引　用: 0次
阅　读: 论文下载

内容摘要

低密度奇偶校验(Low Density Parity Check Code,LDPC)码是Gallager于1962年在他的博士论文中首次提出的一种可以用非常稀疏的校验矩阵表示的线性分组纠错码,亦称Gallager码。它具有逼近香农限的良好性能,而且LDPC码的性能和成本都优于Turbo码,目前已被多家通信公司定为下一代移动通信中的首选纠错方案。因此,LDPC码成为近年来信道编码界里研究的热点问题之一。本课题从理论和硬件实现两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。在理论研究方面,本文首先介绍了LDPC码的基本概念和原理;其次,论述分析了LDPC码的一些构造方法。然后,讨论了LDPC码的编码思想和几种编码算法,特别对基于近似下三角矩阵的有效编码方法进行了详细论述分析。并在此基础上对其算法进行了改进。最后,采用Altera公司Stratix系列EPIS25F672I7器件,在QuartusⅡ7.2软件平台上,对LDPC编码器设计进行仿真、综合等工作,最终实现了LDPC编码器硬件设计的验证,结果显示时钟频率可达123MHz,性能满足设计要求。

全文目录

摘要  4-5
ABSTRACT  5-8
第一章绪论  8-14
  §1-1课题研究的背景及意义  8
  §1-2 现代通信系统与信道编码  8-12
    1-2-1 现代通信系统  8-10
    1-2-2 信道编译码概述  10
    1-2-3 纠错码发展  10-12
  §1-3 LDPC 码的提出与研究现状  12-13
  §1-4本课题研究内容及章节安排  13-14
第二章 LDPC 码的基本原理  14-21
  §2-1 线性分组码的基础  14-17
    2-1-1 分组码和线性分组码  14-15
    2-1-2 线性分组码的生成矩阵和校验矩阵  15-16
    2-1-3 系统码  16-17
  §2-2 LDPC 码的基本原理  17-18
    2-2-1 LDPC 码的定义  17
    2-2-2 LDPC 码的 Tanner 图表示  17-18
  §2-3 LDPC 码的构造  18-20
    2-3-1 Gallager 的构造方法  18-19
    2-3-2 准循环 LDPC 码的构造方法  19-20
    2-3-3 Mackay 构造方法  20
  §2-4 本章小结  20-21
第三章 LDPC 码的编码算法及编码器设计  21-30
  §3-1 LDPC 码的编码方法  21-25
    3-1-1 传统编码方法  21-22
    3-1-2 RU 算法  22-25
  §3-2 LDPC 码的编码器设计  25-29
    3-2-1 基于校验矩阵的编码器设计  25-28
    3-2-2 基于生成矩阵的编码器设计  28-29
  §3-3 本章小结  29-30
第四章 LDPC 码编码器的 FPGA 实现  30-37
  §4-1 FPGA 的设计流程  30
  §4-2 编码器的整体结构图  30-34
    4-2-1 分组模块的设计  31-32
    4-2-2 串/并转换模块的设计  32
    4-2-3 编码模块的实现  32-33
    4-2-4 复合模块的设计  33-34
    4-2-5 并/串转换模块的设计  34
  §4-3 LDPC 码编码器的 VHDL 仿真  34-36
    4-3-1矩阵向量乘法器仿真结果验证  34-35
    4-3-2 LDPC 编码器的仿真结果  35-36
  §4-4 本章小结  36-37
第五章结论  37-38
参考文献  38-41
致谢  41-42
攻读硕士学位期间所取得的相关科研成果  42

基于FPGA的低密度奇偶校验码的研究

内容摘要

全文目录

相似论文