学位论文 > 优秀研究生学位论文题录展示

B3G时频同步算法与实现技术研究

作　者: 孙科
导　师: 唐友喜
学　校: 电子科技大学
专　业: 通信与信息系统
关键词: B3G 帧同步频率同步 OFDM解调 FPGA
分类号: TN929.5
类　型: 硕士论文
年　份: 2007年
下　载: 130次
引　用: 0次
阅　读: 论文下载

内容摘要

OFDM技术由于具有频谱效率高和抗频率选择性衰落等优点,成为B3G移动通信系统的核心技术。其基本原理是将频域中的一个宽带信道划分成多个重叠的子信道并行地进行窄带传输,每个子信道上用一个子载波承载数据。在接收端,只要各子信道上子载波正交,就可以将各信道上的数据正确分离。为了保证OFDM子载波的正交性,收端必须和发端在时域和频域上均保持同步。然而,OFDM系统对同步误差非常敏感,因此同步技术成为B3G系统的关键技术之一,备受关注。在国家“FuTURE计划”中,电子科技大学负责B3G TDD方式下行链路设计与实现。此链路基于OFDM+MIMO构架,采用FPGA实现,传输速率达到100Mbps。本文负责B3G TDD下行链路时频同步算法的研究、设计与FPGA实现。主要包括帧同步（时间同步）算法的研究与设计、OFDM频率同步算法的研究与设计以及同步模块、OFDM解调模块的FPGA实现,最终实现B3G TDD下行链路在无线MIMO环境中连通,误码率低于10^-6。在帧同步算法研究与设计方面,本文针对频偏导致相关峰下降,致使相关峰检测困难的问题,提出了采用自动频率跟踪的方式,在帧同步前补偿频偏,消除了频偏对相关峰的影响;针对在无线环境中基于相关检测的帧捕获算法会出现漏判的现象,根据B3G TDD系统帧格式,设计了一种高效的锁相环,跟踪相关器中门限判决电路输出的帧捕获脉冲序列,其结构简单,锁定快,当出现漏判时,能在正确的时间点自动产生帧同步脉冲,输出正确、稳定的帧同步脉冲序列。在OFDM频率同步算法研究与设计方面,本文针对现有的基于PN序列的频率同步算法需在频偏估计精度与估计范围间折中的不足,提出了一种新算法。该算法利用二阶负反馈环路,同时结合PN序列联合进行频偏估计与补偿。在AWGN信道下,利用环路的等效噪声带宽抑制噪声;在多径信道下,利用环路的低通特性抑制估计频偏值剧烈的随机抖动。故该算法在保持大的频偏估计范围的同时,使频偏估计精度得到提高,降低了系统信噪比损失。理论分析、计算机仿真与实际测试结果均表明该算法能进行大范围、高精度的频率同步。本文结合帧同步算法和OFDM频率同步算法,对时频同步方案进行总体设计,提出了一种联合同步环路结构,并运用FPGA进行实现,现已成功运用于我国第一套B3G TDD移动通信实验系统中。

全文目录

摘要  4-6
ABSTRACT  6-16
第一章引言  16-27
  1.1 移动通信系统的发展现状  16-17
  1.2 B3G 移动通信系统的主要特点  17-18
  1.3 OFDM 基本原理  18-21
    1.3.1 OFDM 系统基本模型  18-19
    1.3.2 保护间隔和循环前缀  19-20
    1.3.3 OFDM 系统的优缺点  20-21
  1.4 OFDM 系统的同步技术  21-25
    1.4.1 同步误差分析  21-24
    1.4.2 OFDM 常用同步技术  24-25
  1.5 本文的主要研究内容  25-26
    1.5.1 课题来源  25
    1.5.2 主要贡献  25
    1.5.3 论文结构及结构安排  25-26
  1.6 本章小结  26-27
第二章 B3G TDD 下行链路的时频同步算法  27-52
  2.1 B3G TDD 下行链路物理层简介  27-30
    2.1.1 B3G TDD 下行链路基本指标及参数  27-29
    2.1.2 B3G TDD 的系统帧结构  29-30
    2.1.3 系统对同步的要求  30
  2.2 B3G TDD 下行链路帧同步算法研究  30-36
    2.2.1 基于相关检测的帧捕获方法  30-31
    2.2.2 B3G 系统中频偏对相关峰影响的分析  31-32
    2.2.3 一比特量化  32
    2.2.4 门限设置分析  32-34
    2.2.5 数字锁相环电路的设计  34-36
  2.3 B3G TDD 下行链路频率同步算法研究  36-49
    2.3.1 频率粗同步  36-45
    2.3.2 频率精同步  45-49
  2.4 时频同步方案总体设计——联合同步环路  49-50
  2.5 本章小结  50-52
第三章时频同步的FPGA 实现  52-72
  3.1 B3G TDD 下行链路的总体硬件结构  52
  3.2 开发环境  52-56
    3.2.1 硬件开发平台  52-54
    3.2.2 软件开发平台  54-56
  3.3 同步模块的FPGA 设计与实现  56-65
    3.3.1 频率粗同步环路的实现  56-63
    3.3.2 频率精同步环路的实现  63-64
    3.3.3 定时恢复模块  64-65
  3.4 OFDM 解调的FPGA 设计与实现  65-70
    3.4.1 OFDM 解调模块的实现  66-69
    3.4.2 Rocket I/O 接口模块的实现  69-70
  3.5 资源占用与运行速度  70-71
  3.6 本章小结  71-72
第四章测试与性能分析  72-78
  4.1 测试与性能分析  72-77
    4.1.1 基带直连环境下的测试  72-74
    4.1.2 射频直连环境下的测试  74-76
    4.1.3 无线环境下的测试  76-77
  4.2 本章小结  77-78
第五章总结  78-80
  5.1 本文主要工作和贡献  78-79
  5.2 下一步研究工作  79-80
致谢  80-81
参考文献  81-83
硕士研究生期间的研究成果  83-84
个人简历  84-85

B3G时频同步算法与实现技术研究

内容摘要

全文目录

相似论文