学位论文 > 优秀研究生学位论文题录展示

基于动态可重构FPGA的时序电路在线故障检测与容错设计

作　者: 张靖悉
导　师: 谢永乐
学　校: 电子科技大学
专　业: 测试计量技术及仪器
关键词: 在线检测和容错冗余技术动态重配置故障掩盖故障定位
分类号: TH165.3
类　型: 硕士论文
年　份: 2010年
下　载: 114次
引　用: 1次
阅　读: 论文下载

内容摘要

SRAM型FPGA密度高、性能好、成本小和可编程等一系列的优点使它越来越博得空间应用设计者的青睐。特别它的可编程特性,在远程的空间应用中发挥了重要作用,用户可以根据需要在任何时刻短时间内进行重编程,这样就为在轨修改设计提供了方便,甚至可以用来远程容错系统,大大节约容错成本。但是他的优点从某种角度又是缺点,由于它的易挥发,在恶劣环境下很容易受到干扰,造成电路功能的错误。SRAM型FPGA的电路系统都由可定制逻辑单元SRAM实现,SRAM型FPGA在宇宙辐射环境下受空间粒子干扰产生SEU。SEU在组合电路产生的瞬态脉冲由于实现逻辑和布线的SRAM单元发生位翻转被转化为永久效应,时序电路中表现为可以在下次采样消除的位元变换。一个高效的SEU免疫电路既能保证组合逻辑中出现的非正常瞬态脉冲不被存储起来,又能保证存储单元绝不会有位元变换出现。已有的缓解SEU的方法大多基于时间或硬件冗余,或两者相结合的方式。全时间冗余利用瞬态脉冲的特性,在三个不同的时刻锁存组合逻辑的输出(三个时刻相差d)由判决器选择正确的输出。全硬件冗余就是通常所用的TMR,面积功耗大。这种方法的面积消耗来自附加采样锁存器的输出和由于影响性能的瞬态脉冲成倍增长的持续期。SEU的行为特性,导致用于ASIC系统的标准容错方法不可靠,例如检错纠错码。根据SEU在组合逻辑和时序逻辑中的不同的故障表征,本论文提出了一种新的两级式硬件冗余技术并结合FPGA的动态重配置特性,对基于SRAM型FPGA时序系统进行在线测试和容错的模块级架构。整个架构保证不中断系统运行的情况下实现了故障掩盖、故障检测、故障定位和故障修复的功能。本论文从该研究的背景意义入手,详细讨论了SRAM型FPGA特殊结构及其实现逻辑在干扰环境下的表征,接着回顾了以往的检测技术容错技术,然后提出本论文的设计思想,深入阐述了整个设计的结构和流程,最后给出仿真和测试的结果,证明了设计的正确性。

全文目录

摘要  4-5
Abstract  5-9
第一章绪论  9-14
  1.1 课题意义及来源  9-10
  1.2 相关技术的发展和研究现状  10-11
  1.3 课题的主要工作  11-12
  1.4 论文结构及内容安排  12-14
第二章基于SRAM的FPGA架构及单粒子翻转效应  14-18
  2.1 FPGA架构  14-15
    2.1.1 SRAM型FPGA  14-15
    2.1.2 Virtex FPGAs  15
  2.2 单粒子翻转效应  15-18
    2.2.1 集成电路里的辐射效应  15-16
    2.2.2 单粒子翻转下的SRAM型FPGA  16-18
第三章基于模块的SEU故障检测和容错技术  18-26
  3.1 故障检测技术  18-22
    3.1.1 故障检测和纠正编码  18
    3.1.2 冗余技术  18-22
  3.2 容错技术  22-26
    3.2.1 静态重配置  23
    3.2.2 动态部分重配置—DPR  23-24
    3.2.3 重配置策略  24-26
第四章基于动态重构FPGA时序电路的在线检测设计和容错设计  26-61
  4.1 总体方案设计  26-27
    4.1.1 方案原理  26
    4.1.2 方案架构  26-27
  4.2 方案和实现平台  27-31
    4.2.1 载体芯片  27
    4.2.2 开发工具  27-29
    4.2.3 SOPC配置环境  29-31
  4.3 冗余时序电路  31-36
    4.3.1 电路冗余结构  31-33
    4.3.2 部分动态重构区域和静态区域  33
    4.3.3 总线宏  33-35
    4.3.4 行为级描述方法  35-36
  4.4 嵌入式模块  36-55
    4.4.1 总体结构  36
    4.4.2 硬件平台  36-45
    4.4.3 软件设计  45-55
  4.5 设计流程  55-61
    4.5.1 术语和项目路径结构  55-56
    4.5.2 HDL设计描述和综合  56-58
    4.5.3 初始用户约束文件的准备  58
    4.5.4 初始预算阶段  58
    4.5.5 实现  58-61
第五章功能验证及测试  61-74
  5.1 被测时序电路  61-62
  5.2 验证平台  62-64
  5.3 功能仿真  64-67
    5.3.1 状态机功能仿真  64-65
    5.3.2 用户IP功能仿真  65-67
  5.4 实时测试  67-74
    5.4.1 Chipscope pro  67-68
    5.4.2 系统正常实测  68-70
    5.4.3 系统故障实测  70-74
第六章总结与展望  74-76
致谢  76-77
参考文献  77-79
攻硕期间取得的研究成果  79

基于动态可重构FPGA的时序电路在线故障检测与容错设计

内容摘要

全文目录

相似论文