学位论文 > 优秀研究生学位论文题录展示

雷达DBF处理器的研制与系统测试

作　者: 蔡洪波
导　师: 盛卫星
学　校: 南京理工大学
专　业: 通信与信息系统
关键词: 数字波束形成并行处理系统测试
分类号: TN957.51
类　型: 硕士论文
年　份: 2006年
下　载: 292次
引　用: 2次
阅　读: 论文下载

内容摘要

随着信号处理技术的发展，数字波束形成(DBF)技术在现代雷达和通信系统中的应用越来越广泛。它利用数字信号处理的方法形成多个独立的波束。每个波束的主瓣对准期望方向，零陷对准干扰源方向。本文研制完成了基于多片DSPs的DBF处理器和DBF接收阵系统的组装与测试。本文的主要贡献包括以下几个部分： 1、完成了基于4片TMS320C6701 DSPs的DBF权重计算电路板的设计和硬件调试以及并行处理软件的开发。该电路采用了标准的cPCI总线，电路峰值运算能力可达4GFlops。 2、依据系统要求，完成DBF接收阵系统的各项测试程序和总控程序；完成整个DBF实验系统的组装和测试；通过实验和测试结果，验证了DBF接收阵系统工作的正确性和系统性能。

全文目录

摘要  3-4
Abstract  4-5
目录  5-7
1 绪论  7-13
  1.1 引言  7
  1.2 国内外研究现状  7-12
  1.3 本文的主要工作  12-13
2 雷达 DBF接收系统工作原理  13-20
  2.1 数字波束形成 DBF技术的概念和基本组成  13-15
  2.2 DBF接收系统的组成及其工作原理  15-20
3 并行 DSP权重计算电路的设计与实现  20-50
  3.1 并行 DSP板权重计算电路的系统结构  20-22
    3.1.1 并行DSP板芯片介绍  21
    3.1.2 并行 DSP板单元电路说明  21-22
  3.2 并行 DSP板权重计算算法的实现  22-26
  3.3 并行 DSP板的接口电路调试  26-42
    3.3.1 cPCI的接口调试  27-31
      3.3.1.1 cPCI原理图设计与HPI操作  27-28
      3.3.1.2 最终cPCI读写应答协议  28-31
    3.3.2 cPCI总线 J4并行数据总线接口的调试  31-36
      3.3.2.1 设计思路  31-33
      3.3.2.2 J4口中断程序的实现  33-36
    3.3.3 cPCI总线 J5 FIF0并行数据总线接口的调试  36-40
      3.3.3.1 设计思路  36-38
      3.3.3.2 J5口中断程序的实现  38-40
    3.3.4 DSP板内芯片间 McBSP接口的调试  40-42
      3.3.4.1 设计思路  40-41
      3.3.4.2 CPU方式触发 McBSP中断的实现  41-42
  3.4 并行 DSP板的程序自动加载与调试  42-50
    3.4.1 程序自动加载的基本概念和过程  42-43
    3.4.2 FLASH加载原理  43-46
      3.4.2.1 C编译器生成的段  43-44
      3.4.2.2 DSP运行系统初始化  44
      3.4.2.3 运行时变量的自动初始化  44-45
      3.4.2.4 HEX转换工具  45-46
    3.4.3 FLASH中的程序代码分配方案  46-48
      3.4.3.1 存放空间分配的连接命令文件.cmd  46-47
      3.4.3.2 改写中断向量表和编写引导程序  47-48
    3.4.4 DSP程序自加载调试  48-50
结论  50-51
致谢  51-52
参考文献  52-54

雷达DBF处理器的研制与系统测试

内容摘要

全文目录

相似论文